Программируемые вентильные матрицы: чем они помогут сетям 5G

    В начале октября компания Xilinx представила новый чип Versal, построенный на программируемых вентильных матрицах (FPGA). Логику работы такого устройства можно модифицировать в любой момент в процессе использования. Ожидается, что чип ускорит работу систем ИИ и найдет применение в сетях 5G. Релиз процессора намечен на конец 2019.

    Далее рассказываем об устройстве и чем оно поможет сетям нового поколения.


    / Flickr / Mike Mozart / CC

    Проблема 5G-сетей


    Технология 5G использует высокие частоты — 28 ГГц и выше — поэтому сигнал плохо транслируется на большие расстояния. Плюсом его распространению сильно мешают стены домов. В условиях города это может приводить к снижению качества соединения.

    Эксперты говорят, что это станет препятствием для работы большого количества IoT-устройств, активный рост числа которых прогнозируют с 2020 года (как раз тогда, когда будут развернуты полноценные 5G-сети).

    Подключенные устройства, например, автомобили или носимые медицинские гаджеты, должны обмениваться данными в реальном времени. Нестабильность подключения может помешать им адекватно оценить обстановку вокруг или передать жизненно важные данные (например, о состоянии здоровья человека) на серверы обслуживающей организации. Компании планируют решать эту проблему расстановкой специальных распределенных антенных систем, однако и с этим возникают трудности.

    К примеру, сейчас в Нью-Йорке установлено более тысячи базовых станций. Чтобы покрыть сетью 5G весь город, нужно будет установить еще полмиллиона. Стоимость реализации проекта получится намного выше, чем в случае с предыдущими «G-стандартами».

    Как эти проблемы поможет решить Versal


    Устройство Xilinx поможет решить проблемы со стабильностью интернет-соединения с помощью систем ИИ, на работу с которыми оно «заточено». Чип Versal будет заниматься обработкой алгоритмов машинного обучения в сетях 5G, оптимизирующих диаграммы направленности антенн мобильной связи. Это позволит избегать слепых секторов и выбирать подходящий режим трансляции данных.

    Еще системы ИИ усовершенствуют хендовер-алгоритмы, которые отвечают за передачу сессий от одной станции к другой. Также сети будут самовосстанавливаться и адаптироваться, автоматически перенаправляя данные, если какой-либо узел выходит из строя. Так, пользователи 5G смогут свободно перемещаться по зданию или городу без сбоев в подключении.

    У Xilinx уже появились заказчики на AI-чипы для 5G. Процессоры Versal будут использовать для организации сети на Олимпийских играх 2020.

    Особенности архитектуры чипа


    Концепцию Versal компания Xilinx представила в октябре. Новая микросхема является гетерогенной, то есть использует сразу несколько вычислительных блоков. Этими блоками могут быть процессоры, сопроцессоры, интегральные схем ASIC и FPGA.

    Новый чип Xilinx основан на улучшенной версии FPGA — архитектуре Adaptive Computer Accelerator Platform (ACAP). В её состав входят четыре базовых компонента: скалярный движок, адаптивный движок, векторные ускорители («умный» движок), а также сеть на кристалле (NoC — Network-on-Chip) для связи элементов системы.

    Скалярный движок представлен двухъядерными процессорами ARM Cortex-A72 и Cortex-R5. Программируемая логика построена на конфигурируемых логических элементах с таблицами поиска, триггерами, памятью и специальными блоками для связи компонентов. Все это позволяет выстраивать иерархию памяти, заточенную под конкретную вычислительную задачу.

    «Умный» движок базируется на VLIW-архитектуре, которая нужна для параллельного выполнения нескольких операций в одной инструкции. Еще применяется принцип вычислений SIMD. Такая структура помогает решать задачи МО и обрабатывать сигналы в 5–10 раз быстрее классических систем. Что касается NoC, то её заявленная пропускная способность составляет 1 Тбит/с.

    Схема ACAP-архитектуры выглядит вот так.



    Чипы семейства Versal будут производить в TSMC по 7-нм техпроцессу. Другие особенности архитектуры можно найти в официальных PDF-документах — обзоре ASAP-архитектуры и обзоре чипа Versal.

    Программируется система на C, C++ и Python. По словам разработчиков, они остановили свой выбор на этих ЯП, так как по данным TIOBE, C, C++ и Python — самые популярные после Java.

    Кроме того, эти языки дополняют друг друга. C и C++ — компилируемые, значит, код можно запускать на bare metal (в частности, на FPGA). Python же лучше других подходит для анализа данных и работы с системами ИИ. Другие доводы в пользу своего выбора Xilinx приводят в отдельном исследовании по теме (PDF).

    Похожие решения


    Чипы на базе FPGA разрабатывают и другие компании, например Intel. Из последних продуктов компании можно выделить гибридное устройство Arria. Разработка представляет собой платформу из двух чипов: Xeon E5-2600 v4 и Altera Arria 10.

    По словам представителей Intel, устройство подходит для серверов, ЦОД и облачных сервисов, где нагрузка часто увеличивается скачкообразно. Процессор на FPGA поможет обрабатывать данные параллельно, что повысит общую производительность системы. В Fujitsu, например, планируют снабдить этим чипом свою линейку серверов Primergy к концу года.

    Другие игроки рынка — AMD, ARM, Qualcomm, Samsung и прочие — в 2012 году создали некоммерческую организацию HSA Foundation. Там популяризируют гетерогенные вычисления: разрабатывают отраслевые стандарты, помогают разработчикам выйти на рынок и спонсируют образовательные программы.

    В Xilinx считают, что с развитием систем ИИ и распространением 5G-сетей спрос на FPGA-платформы увеличится. CEO компании Xilinx Виктор Пенг (Victor Peng) отмечает, что единственное препятствие на пути к массовому производству чипов — конкуренция со стороны CPU и GPU, которая не дает FPGA-решениям «захватить» рынок. Но, вероятно, скачка спроса (если он все же произойдет) не стоит ждать раньше 2020 года.



    P.S. Дополнительные материалы из корпоративного блога VAS Experts:


    P.P.S. Пара свежих статей из нашего блога на Хабре:

    VAS Experts

    152,00

    Российский разработчик DPI-системы СКАТ

    Поделиться публикацией
    Комментарии 9
      0
      Для первой картинки выбран отличный чип с большой историей. Лишь едва не заставший Тутанхамона ;)
        0
        Очень любопытный девайс этот Versal, правда информации пока не очень много. Здесь уже пытаются считать его производительность в связке с DeePhi.
        Было бы интересно узнать, как Xilinx реализует планирование вычислительных ресурсов в рамках этого девайса или какие возможности планирования предоставит пользователям. В частности, что и как будет загружать данными набор из VLIW ядер и выгружать обработанные данные на нужных скоростях. Там какой-то суперкрутой компилятор-синтезатор или может что-то динамическое в железе реализовано или гибрид и того и другого?
          0

          Программирование FPGA на C, C++ и Питоне… Кажется, я отстал от жизни и уже ничего не понимаю. Кто-нибудь может пояснить, как C++ можно подружить с FPGA как-то иначе, чем сначала развести на матрице классический последовательный вычислитель, а потом уже скормить ему результат компиляции сишного исходника (т.е. по сути спустив в унитаз главную фишку FPGA)?

            +1
            HLS же, High Level Synthesis. Генерит rtl из C\C++ кода, разворачивает циклы или создаёт логику для итераций, делает конвейера, планирует регистры и их загрузку, реализует арифметику на dsp tile-ах и т.д. и т.п. По сути реализует логику алгоритма в железе. Правда пока считается, что делает это чуть хуже матёрого специалиста-человека.
              0
              AccelDSP лет 10 назад загнулся, теперь переименовали и пытаются запустить снова… А так же курсы, как пользоваться HLS и огромные ПЛИСины, на которых будут нормально работать примеры или подобные примерам задачи.
            –1
            Новая микросхема [Versal]… использует сразу несколько вычислительных блоков… процессоры, сопроцессоры, интегральные схемы ASIC и FPGA.

            Прошу прощения за дилетантский вопрос: а жучки и бэкдоры уже встроены?

              0
              Что больше на маркетинговую шумиху больше похоже ИИ, 5G…, блок-чейн забыли.
              По сути получается что имеем классическую FPGA +ARM ядра+плюс пару специализированных VLIW и DSP модулей. Подобные гетерогенные чипы уже давно есть что у Xilinx, что у Intel/Altera, например Zinq, Cyclone 5 либо старшие семейства.
              Ну а 5G тут вообще выглядит странно. ПЛИС от маленьких до больших давно и вполне успешно трудятся в различных системах связи (свичи, SDR часть БС и тд) и понятное дело будут востребованы для систем 5го поколения.

                0
                Не в курсе по Альтере, но у Xilinx точно ещё такого не было. В Zynq пару армов и плисина на кристалле, насчет пары DSP вы утрируете, их там скорее несколько сотен. А в версале на борту кроме армов и собственно плис с тысячами DSP-слайсов ещё и сотни процессорных VLIW-ядер.
                  0
                  Ну сотнями и тысячами ДСП модулей не удивишь, например у той же Arria intel® Arria® 10 Product Table (cм. Hardened single-precision floating-point multiplers)
                  А в отстальном пожалуй вы правы. Еще раз пересмотрел ДШ versal overview.pdf.
                  Вроде как сотен «мальньких» процессоров на одном FPGA чипе никто раньше не делал.

              Только полноправные пользователи могут оставлять комментарии. Войдите, пожалуйста.

              Самое читаемое