Pull to refresh

Comments 13

а как с отладкой всего этого?
есть ли какие-то отладчики?
В качестве отладки можно использовать комбинацию EJTAG / BusBlaster / OpenOCD — см. http://www.silicon-russia.com/2015/08/25/mipsfpga-on-terasic-de0-cv/
какова суммарная цена вопроса для этого?
BusBlaster — вещь хорошая, но этот проект уже заброшен (года 3 назад)
и не развивается,, тем более это любительский проект.
А более серьезного отладчика от разработчиков кристалла не существует?
Есть N серьезных отладчиков, которые поддерживают EJTAG (отладочный интерфейс ядер MIPS), но они довольно дорогие
Очень жаль, что такая ситуация с отладчиками. Это кардинально тормозит порог вхождения
в те вещи, которые Вы описываете.
На самом деле мне нужно выяснить вопрос с отладчиками получше. Я сам ими практически не пользуюсь, так как пишу на Verilog-е, т.е. работаю в другой части таких проектов.

Для MIPS-based микроконтроллеров PIC32MZ, есть дешевые отладчики PICkit 3, но их нельзя подключить к MIPSfpga.

Но зададим вопрос шире: что вы имеете в виду когда говорите «в те вещи, которые Вы описываете»? В какие именно вещи? В упражнения с разработкой прототипа системы на кристалле используя FPGA? Для этих упражнений отладчик вообще имхо вещь не 100% нужная, так как в этих упражнениях главное не отладить софтвер, а получить представление как софтвер и хардвер (спроектированный на верилоге и синтезированный) работают вместе. Софтвера как такового в них немного, а хардверную часть вы через софтверный отладчик не отладите.

Даже если софтвера много, часто проще сделать custom средства трассировки чего-нибудь (скажем выдавать последовательность событий в системе через последовательный порт на консоль).

Отладчики наиболее полезны, когда нужно например делать reverse-engineering чего-нибудь, или скажем отлавливать баги в драйверах операционных систем, когда трассировка не спасает.

Какой сценарий использования отладчика вы рассматриваете для упражнений с конструированием простых SoC с реализацией на FPGA? Или вы говорите про использование отладчика, когда на основе прототипа на FPGA кто-то собирается делать ASIC? Так в последнем случае идут совсем другие суммы расходов, отладчик среди них — это копейки.
А какого развития вы от него ждете? Это же такой же, как и многие другие более «серьезные» отладчики (Flyswatter2, Olimex ARM-USB-OCD, и др.) универсальный отладчик, использующий в своей основе примитивную схему на базе FTDI FT2232, только в нем еще и CPLD есть, что расширяет его возможности по сравнению с вышеупомянутыми аналогами. Кстати, такие отладчики используют в т. ч. в серьезных больших компаниях. Он просто работает, и особо развивать там нечего. Развиваться должен OpenOCD и другой софт, который с такими отладчиками (на FTDI) работает.

А по теме насчет серьезного недорогого отладчика, можно посмотреть на Segger J-Link EDU, J-Link BASE, только не уверен, что он поддерживает MIPSfpga.
Программу можно отладить в симуляторах MIPS. Проследить выполнение инструкций, отладить свои модули можно в ModelSim, также можно проследить за сигналами внутри кристалла c помощью Logic Tap signal analyzer в Quartus
Напишите, пожалуйста, в какое количество логических элементов компилируется MIPSfpga и сколько по времени занимает компиляция?
На моем ноутбуке полная компиляция занимает восемь минут,
Количество ячеек в ALMs 7058, в LE где-то в 2-2,5 раза больше, регистров 8176
Only those users with full accounts are able to leave comments. Log in, please.