Чтобы разрабатывать электронику нужно как минимум знания схемотехники, знания современной электронной базы компонентов, умение работать в одной из программ САПР и разводить платы в соответствии с требованиями ЭМС. И если вы ещё не определились с какой из САПР вы в основном будете работать, то эта статья для вас.

Когда я трассирую печатную плату, часто хочется выполнить такие нестандартные вещи, как, например, изменить вид подключения полигона к конкретному контакту, скрыть DRC ошибки при замыкании цепей друг на друга, добавить пользовательские комментарии к конкретному объекту топологии, и т.д.

Так как я работаю в OrCAD, то про работу в этой программе и буду писать. Надеюсь, кому-то это будет полезно.

При рисовании принципиальной электрической схемы нам приходится совершать кучу рутинных действий. Несколько примеров: рисование библиотеки электрических символов, задание имен цепей в проекте, приведение схемы к виду, пригодному к сдаче в архив и т.д. По этой причине любая помощь от САПР, в которой работает инженер, воспринимается очень позитивно. Любому человеку хочется, чтобы его труд был максимально облегчен.

Мне стало интересно, какие автоматизирующие возможности предоставляет схемный редактор OrCAD, в котором я часто работаю.

В современных условиях инженеру-проектировщику необходимо постоянно получать новые знания, чтобы быть востребованным на рынке труда. Часто получать новую информацию приходится, так сказать, “без отрыва от производства”: в ходе работы над проектом, в поездках на работу и т.п. Современный цифровой мир это позволяет, было бы желание. Однако, иногда качество получаемых знаний может страдать. Информация усваивается человеком поверхностно или даже в искаженном виде.

Общаясь с трассировщиками ПП, работающими в САПР печатных плат Cadence OrCAD/Allegro, я иногда замечал, что люди не придают большого значения цветовой индикации полей в редакторе правил Constraint Manager. А именно: пользователи не обращают внимания на то, что некоторые колонки раскрашены в желтый цвет.

На самом деле желтый цвет в редакторе правил Cadence означает, что данная проверка не может быть проведена по какой-либо причине. Причины могут быть разными:

• Проверка отключена пользователем.
• Проводящая дорожка либо не проложена вовсе, либо не доведена до конца.
• Иные причины.

В большинстве случаев не возникает фатальных ситуаций, при которых появляются ошибки, приводящие к неработоспособности ПП. Поскольку OrCAD PCB Editor обладает многоступенчатым механизмом проверок проекта на DRC, просто так, одним движением их не отключить. Однако иногда из-за досадного пробела в знаниях, или же из-за невнимательности, создаются ситуации, приводящие к возникновению некорректных ситуаций в проекте.