Пользователь
Приветствую! Хочу сообщить, что скоро мы начинаем бесплатный online курс по FPGA!
Первая лекция курса пройдёт 11 мая, начало в 18:00 на канале Twitch MaksimTolkachev. Всю информацию о курсе Вы можете узнать на нашем сайте: НТЦ Метротек. Вебинары про FPGA.
А в этой заметке мы расскажем чуть подробнее про то, для кого курсы созданы и как они будут проходить.
В статье рассмотрен режим работы Vivado, позволяющий вносить изменения в проект на уровне редактирования списка соединений (в дальнейшем – нетлиста). Описаны как сам режим ECO, так и некоторые нюансы, которые появляются во время работы в нём. Приведён демонстрационный пример и описана полная последовательность действий для получения результата, в работоспособности которой может убедиться каждый желающий. Статья будет полезна для «общего развития» FPGA-разработчикам, а особенно — тем, кто часто отлаживает проекты в Logic Analyzer. Надеюсь, работа в этом режиме вызовет интерес у разработчиков, работающих с большими кристаллами, время компиляции в которых может достигать часов (а то и десятков часов), поскольку в этом режиме время, затрачиваемое на имплементацию, при внесении изменений в нетлист может сократиться до буквально пары минут.
В статье очень много картинок не в спойлерах (140 штук). Пожалуйста, будьте внимательны, если заходите с телефона
Всем привет! Одно из видений нашей компании звучит следующим образом: Мы создаём знания и делимся ими
Для ясности теоретического понимания нет лучшего пути, чем учиться на своих собственных ошибках, на собственном горьком опыте. (Фридрих Энгельс)
Всем привет!
Несколько недель назад мне в линкедине написал коллега и сообщил, что в моем проекте на гитхабе не совсем верно работает хеш-таблица.
Мне прислали тесты и фикс, и действительно создавалась ситуация, где система "зависала". При расследовании проблемы я понял, что допустил несколько ошибок при верификации. На Хабре тема верификации RTL-кода не слишком подробна расписана, поэтому я и решил написать статью.
Из статьи вы узнаете:
Добро пожаловать под кат!
// ACL kernel for adding two input vectors
__kernel void vector_add( __global const uint *restrict x,
__global const uint *restrict y,
__global uint *restrict z )
{
// get index of the work item
int index = get_global_id(0);
// add the vector elements
z[index] = x[index] + y[index];
}
0:00:00 — 0:27:47: Вступление и новости.
0:27:47 — 0:40:40: Рубрика «История связи» от Дмитрия Булыгина.
0:40:40 — 0:50:56: НТЦ Метротек. История, разработки. Павел Курочкин.
0:50:56 — 1:54:20: Измерение параметров каналов связи. Павел Курочкин.
1:54:20 — 2:11:30: Линейки оборудования Метротек и положение на рынке. Павел Курочкин.
2:11:30 — 3:02:16: Разработка ПО для чипов FPGA. Иван Шевчук.