Добрый день, дорогой читатель.

Эта статья, а скорее эссе, посвящена времени в чипостроении. Если вам лень читать, то вот краткое содержание: «9 матерей не родят ребенка за месяц». Всё дальнейшее будет лишь раскрытием этой мудрости на примере нашей любимой отрасли. А для тех, кому не лень — продолжим.

Недавно у нас с около‑полупроводниковыми коллегами состоялась дискуссия вокруг роудмапа одной компании, имеющей претензии на создание отечественных чипов. В том числе звучали такие фразы: «Да в такие сроки это сделать невозможно…», «Да может они нагнали 1000 инженеров и сделали?», «Да они заплатили и им всё сделали быстро…» и так далее. По результатам разговора возникла мысль, что отрасль‑то наша вон каким внимание пользуется, а как она на самом деле живёт — мало кто понимает. И хорошо бы раскрыть хотя бы эту часть — время в жизни чипостроителя. Или как родить ребенка за месяц.

Сразу ограничу область дискуссии: мы будем говорить исключительно о тех процессах, время которых определяется объективно и не зависит от внутренних процессов разработчика. В нашей условной задаче разработчик будет бесконечно эффективен и выполняет свою работу за эпсилон времени.

Ссылка на первоисточник: https://semianalysis.com/2025/06/23/nvidia-tensor-core-evolution-from-volta-to-blackwell/

В нашей статье AI Scaling Laws конца прошлого года мы обсудили, как несколько стеков законов масштабирования ИИ продвигают индустрию ИИ вперед, обеспечивая больший, чем закон Мура, рост возможностей модели, а также соразмерно быстрое снижение удельных затрат на токены. Эти законы масштабирования обусловлены оптимизацией и инновациями обучения и инференса, но достижения в вычислительных возможностях, выходящих за рамки закона Мура, также сыграли решающую роль.

В статье AI Scaling Laws, мы пересмотрели десятилетние дебаты о масштабировании вычислений, вспоминали о конце масштабирования Деннарда в конце 2000-х годов, а также конец классического закона Мура, когда темп уменьшения стоимости транзистора снизился к концу 2010-х годов. Несмотря на это, вычислительные возможности продолжали улучшаться быстрыми темпами, при этом эстафета была передана другим технологиям, таким как Advanced Packaging, 3D-stacking, новые типы транзисторов и специализированные архитектуры, такие как GPU. 

Итак, анализ возможных вариантов архитектуры AI-процессора и мотивация выбора GPGPU были изложены в Части 1. Но в чём секрет такого успеха GPGPU в техническом разрезе? Давайте попробуем немного углубиться в данную тему.

Теория

Для начала зададимся вопросом – а каков вообще теоретический предел идеального AI-вычислителя? Допустим, мы магическим образом определили оптимальную микроархитектуру и идеально её спроектировали. Можно ли определить, какова будет производительность такого решения?

Хорошая новость заключается в том, что это возможно, но при соблюдении следующих условий:

«We have a phrase inside Intel. We are supposed to be a data driven company and the phrase is, "Don't argue with the emotions, argue with the data."»

Andrew S. Grove, Chairman of the Board, Intel Corporation, August 9, 1998

В июле 2023-го года в «Байкал Электроникс» стартовал проект по разработке собственного AI-процессора. В данной публикации мы хотим рассказать, почему мы выбрали именно архитектуру GPGPU, какими данными при решении мы руководствовались, а во второй части немного рассказать о ходе разработки и поделиться полученным опытом.

Микроэлектроника на сегодняшний момент является самой сложной областью человеческой деятельности. Текущий технологический уклад основан на нанометровых кремниевых (и не только) структурах, количество вложенных материальных и интеллектуальных средств в микроэлектронную индустрию колоссально. Вся эта сложность порождает громадный стек технологий и высокую специализацию в цепочке разделения труда, необходимого, чтобы произвести то устройство, с которого вы сейчас читаете данную статью. И как следствие, высокий порог входа в понимание того, как научиться создавать конкурентоспособные микропроцессоры. В российских реалиях добавим к этому общую слабость индустрии, сильно оторванной от мировой системы разделения труда, что вкупе с врождённой закрытостью большинства наших предприятий приводит к ситуации, когда осознание масштаба проблем и способов их решения в обществе и государстве достаточно слабое. Серия данных статей призвана глубже познакомить читателя с тем, как устроен процесс разработки высокопроизводительных Систем на Кристалле (СнК или SoC – System on Chip).

Это все ещё вопрос?

Возможен ли современный чип-дизайн без использования покупных IP-блоков – взгляд директора дизайн-центра.

Вот уже несколько лет на совершенно разных площадках разгораются холивары о том, что пора бы прекращать использование в отечественном чип-дизайне иностранных IP-блоков. Как-то следовало бы сделать свои персональные, ну или, на худой конец, отечественные, использовать только их, давать баллы отечественности за площадь кристалла, занятую своими IP и т.д.

Будучи частым участником таких вот дискуссий, я решил высказаться на данную тему.

Сразу скажу, что статья не претендует на инженерную точность, является частным, субъективным и предвзятым мнением автора. Вопрос наличия «закладок» тоже рассмотрен тут не будет.

Для начала немного терминологии.

Технологии искусственного интеллекта активно развиваются и всё больше входят в нашу жизнь. Появление моделей уровня ChatGPT продемонстрировало огромные возможности современного ИИ уже сегодня, вызвав эффект разорвавшейся бомбы.

Но применение и развитие технологий искусственного интеллекта невозможно без специализированного аппаратного обеспечения. Доступ к такому оборудованию определяет принципиальную возможность участвовать в конкурентной гонке по разработке технологий искусственного интеллекта как на уровне отдельных компаний, так и для государств в целом. Поэтому потребности в железе растут, а в отрасль вливаются огромные деньги. Прогнозы по размерам и перспективам роста рынка AI Hardware есть разные, но в среднем они выглядят примерно так:

Недавно здесь была опубликована великолепная статья, сравнивающая архитектуры с технической точки зрения. И мне пришла идея написать статью про три популярных архитектуры со стороны развития бизнеса: какая их них более интересна и может принести больше денег.

Как сделать свою жизнь и рабочее время гораздо комфортнее, если значительную часть этого самого времени ты проводишь перед синим экраном монитора?

Можно установить на него свою любимую операционную систему. Astra Linux, Alt Linux или Debian, конечно же, меня устраивают, но так приятно окунуться в привычный комфорт самой дружелюбной и лояльной к своим пользователям ОС. В общем, перед соблазном поставить любимый Arch Linux на Baikal-M просто невозможно устоять.

Если предыдущая статья про гибридное прототипирование https://habr.com/ru/company/baikalelectron/blog/582782/ описывала новаторское использование платформы HAPS, то сегодня мы расскажем в общем - что такое прототип, и какие традиционные подходы к  прототипированию используют инженеры Baikal Electronics.

В маршруте проектирование сложных System-on-the-Crystal (SoC) прототипирование на FPGA занимает промежуточное место между моделирование на симуляторах (VCS, ModelSim и др.) и эмуляцией.

 FPGA-прототипирование позволяет реализовать такие сложные сценарии системной валидации микросхемы как загрузка операционной системы (ОС). На прототипе операционная система может загрузиться за несколько часов, на симуляторе ОС грузилась бы в течении месяцев. При этом на FPGA с помощью встроенного логического анализатора мы можем увидеть поведение любого сигнала нашего дизайна в любой момент времени. А также, в отличие от кремния, можем переконфигурировать наш прототип произвольное количество раз.

Традиционно, говоря о косимулиции, имеют в виду моделирование  систем, разные части которых представлены на разном уровне абстракции или написаны на разных языках. Например, SystemC-модели + RTL код, TLM-модели + RTL. При этом моделирование RTL-части может быть исполнено на симуляторе или в реальном времени на FPGA-прототипе. В последнем случае подразумевается существование некоторого интерфейса для транзакций между FPGA-платформой и хост-машиной, моделирующей остальную часть.

В «Байкал Электроникс»  для FPGA-прототипирования используют платформы Synopsys HAPS®-80, позволяющие в процессе разработки микросхемы реализовать такие сложные сценарии, как загрузка ОС, что было бы невозможно выполнить RTL-моделированием в приемлемые сроки.

Но FPGA-прототипирование не может заменить RTL-моделирование в процессе полноценной верификации отдельных подсистем, так как на FPGA невозможно во всех нюансах воспроизвести поведение таких элементов будущей микросхемы, как, например,  PHY-контроллеров интерфейсов. Также проблематично  реализовать на FPGA работу количества частотных доменов, характерного для современных систем на кристалле.

Итак, в ряде случаев полноценное RTL-моделирование незаменимо, но как быть с огромными рантаймами? Например, моделирование программного кода трейнинга DDR4 может занимать 2 недели. Перед инженерами «Байкала» встал вопрос: а нельзя ли в этом верификационном окружении выделить ту часть, которая может быть полноценно синтезирована на FPGA-платформе, и осуществить косимуляцию несинтезабельной части на симуляторе  с исполнением в real-time на FPGA синтезабельной части? Ведь очевидно, что львиная доля времени симуляции уходит на воспроизведение switching activity высокопараллельных структур, отлично портируемых на FPGA.

Наиболее важные замечания перед написанием алгоритма

СнК Baikal-M

Ядро ARM Cortex-A57