Серверные ARM-чипы начинают и выигрывают. Возможности 192-ядерного процессора AmpereOne от Ampere Computing

[Squoworode]

Мне аж стало интересно: каковы же его геометрические размеры?

[fedorro]

Фото

По этому фото (на фоне 2U высотой в 89мм) можно прикинуть что примерно 7x8 См, что по площади равно примерно пяти с половиной медных британских пенни 17го века.

[Armmaster]

Так это он в корпусе, сам чип не может быть больше 3,3 х 2,6 см, это технологическое ограничение при производстве ( если не брать в расчет чипы аля Cerebras, но тут нет такого)

[ermouth]

Der8auer вскрывал 80-ядерный Ампер, https://www.youtube.com/watch?v=m6-juFXR9c0. Там 23х26мм кристалл.

[encyclopedist]

Чипы большего размер довольно распространены. Сшивка экпозиций - обычное дело. Да, это заметно дороже, но ничего невозможного нет. Например, матрицы полнокадровых 35мм камер имеют размер > 24 x 35 мм, а есть и матрицы гораздо больше.

[VanaEestlane]

Про гиганта в процессором мире можно тут почитать. https://habr.com/ru/companies/dcmiran/articles/476706/

[unreal_undead2]

А собственно о новой микроархитектуре что-нибудь известно (сколько и каких портов, размер reorder buffer, ширина SIMD и т.п.)?

[Mirn]

а ещё интереснее есть ли там HBM2 или 3 память и какой битности и тд. Потому что при таком большом количестве ядер явно ещё одним слабым местом это будет пропускная способность встроенного ОЗУ и внешних интерфейсов DDR4. А так же любопытно узнать как оно шарится на такое большое количество ядер - какой процент потерь на синхронизацию уходит и насколько latency возросла.

[beeruser]

Официальных данных нет, но есть спекуляции на базе патчей LLVM.

https://www.semianalysis.com/i/122267137/core-microarchitecture

Если ядра будут и быстрее N1, то не сильно.

16Кб кэша инструкций сложно понять. К примеру в Apple M1 - 192Кб L1I.

Видимо попрофайлили SPEC2017 и заметили что на циферки размер L1I не слишком влияет :)

Поэтому надежда на быстрый префетчинг инструкций из L2/памяти.

Кстати в заметке написано как они мошенничают с результатами тестов:

У AMD они запустили половину потоков, с 8 каналами памяти из 12 и 32-битными флотами вместо BF16, которые они использовали для A1.

Позорище! Видимо иначе красивые картинки не получились.

[unreal_undead2]

Спасибо, статья интересная и llvm'овский tablegen вполне читабельный. SVE/SME насколько вижу нет - но если они метят в энтерпрайз, а не HPC, это не страшно. А вот по icache действительно странно, посмотреть бы как оно на TPC и подобных бенчах повлияет.