Комментарии 24
Мне кажется, с фидбеком они чуток перемудрили, хотя тут не понять точно, схемы-то нет.
Не ясен смысл резистора 100 Ом и не понятно, что такое Power Coupper. Может, Coupler?
Также не понятно, то ли VDD GPU и VDD NPU - это отдельные выходы PMIC, то ли это один канал, а цепи просто развязаны между собой ВЧ дросселями. Или вообще на каждую из цепей по отдельной PMIC, ибо напряжения, возможно, разные. Неспроста же придумали POL-преобразователи. Память, предположительно, питается от чипа U4, и похоже где-то в том углу притулился чип, питающий CPU.
Не перемудрили) На всех подобных процессорах фидбек выводится именно так. "Power Coupper" - это полигон питания. VDD_GPU/VDD_NPU разные цепи питания - называются по-разному - разные выходы DC/DC из PMIC.
ОК, пусть будет полигон. Тогда не понятно, почему на выходе из полигона стоит конь денсатор и дальше идёт линия в SOC. Также назначение резистора 100Ω от этого не сильно проясняется. К тому же на рис.14 наблюдается некая хрень, похожая на датчик тока, хотя возможно она находится в другом канале и в единственном числе.
...Гугл, кстати, не знает, что такое coupper. :-o
Думаю, что все-таки "Power Copper", просто ошибка.
Линия идет не в SOC, а от него и попадает в FB PMIC - обратная связь для DC/DC.
По поводу датчика тока Вы правы. По всем питаниям в референсе стоят шунты, сигналы с которых заходят в АЦП (20шт INA226). Можно посмотреть потребление по каждому потребителю.
В чем смысл использовать сторонний Si8000? Если в альте (автор судя по скринам пользуется именно им) есть хороший встроенный калькулятор импедансов который отлично встраивается в rules.
Ничего не понятно, но ооочень красиво!
И где этим всем премудростям научиться?
Хочу!
ЗЫ: Я пока ничего сложнее ардуины развести не могу :(
Спасибо! Да, тема узкоспециализированная. У меня страсть к разработке. Начинал тоже с простых плат, постепенно осваивая новые и более сложные.
Первый 10 лет будет трудно, потом норм)))
Примерно так и есть)
Первые 10 лет будет плохо, потом - еще хуже :)
Когда я после вуза устраивался платы проектировать и разводить - то мне мой наставник сказал, что лет 20 нужно, чтобы относительно спокойно разводить сложные платы. При этом за ЗП не сильно выше менеджера в продуктовом. Поэтому я сделал ход лошадью, уволился, и платы больше не трогал.
Хотя иногда до сих всплывают флешбеки - как полгода проектировали, полгода согласовывали, полгода ждали очереди на производстве, потом приехала крупная партия плат, а она не работает, а почему - хз. Это как-то слишком сложно морально для меня было - огромная цена ошибки, как по деньгам, так и по срокам. А про ВЧ и СВЧ я вообще молчу - там вообще жизнь оставить надо, чтобы заставить все работать.
Если плата однослойная (хобби-проект) то пускать линию GND между дифференциальной парой? Или лучше как-то по-другому поступить?
Тут самое интерсеное было бы - это анализ перекрестный наводок.
Согласование дифференциальных пар конечно интересно, но не менее интересна защита от наведенных помех линий I2C (очень чувствительны), I2S, SPI, SDIO и других скоростных линий. Конечно пока пины чипа не смапированы на эти функции разработчик платы может себе позводить не думать об этом. Но если I2C начнет зависать просто потому что SCL и SDA слишком близко друг к другу или проходят под катушкой DC/DC или рядом с полигоном силового ключа.
Это к тому что при тассировке модуля надо думать и о конечном приложении. Сомнительно разрабатывать модуль не зная в какой схеме точно он будет применяться.
Спасибо, напишу об этом. На примере этого конкретного модуля (SMARC) тут все интерфейсы регламентированы на разъеме. Если я правильно понял, Вы имеете ввиду тот вариант, когда были два обычных GPIO рядом, а их смапили в I2C. Я так скажу, что даже если распиновку я выбираю сам для разъема, то сразу предполагаю какие интерфейсы буду выводить. То есть я не буду при разработке матплаты из набора GPIO делать SDIO интерфейс, я его заложу заранее. Если модуль предполагается универсальный то выводится максимально возможный набор интерфейсов. Если потом вдруг потребуется еще один I2S - это может стать проблемой, конечно, но если их в чипе изначально два, то я выведу оба. Я лучше потом его использую как GPIO, если не понадобиться два кодека.
На счёт неоднородности структуры текстолита - есть ли способ удостовериться в том, что на производстве послушали вас и повернули материал на 10-15 градусов относительно топологии без среза?
Благодарю за вторую часть и с нетерпением жду заключительную главу!!
Автору большое спасибо. Очень полезная статья. По вашей картинке я не понял как выравнивались длины цепей идущих к DDR. На первый взгляд цепи разной длины.
дифференциальные пары ведутся под углами, большими или равными 135 градусам
Можете пояснить о каком угле тут речь?
Добрый вечер.
Подскажите, где найти Hardware Design Guide?
Разработка сложных процессорных систем на примере модуля SMARC. Продолжение