Комментарии 4
+100500 автору. Борьба за такты - захватывающее приключение, но изматывает донельзя.
Слишком часто боритесь за такты?
Verilog - далеко не то место, где приятно дебажить и платформу для синтеза, и синтез :)
На Chisel уже довольно давно и успешно клепают даже RISC-V и прочие акселераторы.
А про FPGA - 10 лет назад FPGA справлялись с 10 Гб\с с задержкой 40 нс. Xeon-ы вывозят в 10 раз меньше.
Сколько такты не экономь.
Сейчас на FPGA еще ставят 16 гб hbm и ядра на 100-200 Tops. Т.е. влезает DeepSeek :)
Зарегистрируйтесь на Хабре, чтобы оставить комментарий
Оптимизация производительности кода — это тяжёлый труд