Комментарии 3
Видимо ограничения хабра помешали раскрыть тему полнее. Мне понравились секции, посвященные архитектуре разрабатываемой аппаратуры, но в них можно было бы закопаться поглубже. Может быть, стоит выделить на нее отдельную статью? Еще много интересного можно было бы рассказать.
Еще меньше, к сожалению, оказалась секция моделирования :с
Там тоже столько всего интересного можно было бы рассказать! Интересно, как у вас в SystemC были реализованы не только вычислительные ядра и память, но и Control Unit, I/O controller, потому что это тоже важные части ускорителя, ведь одной из самых сложных задач в таком ускорителе является именно управление ресурсами. Здорово было бы увидеть, как вы ее решали.
К сожалению, статья показалась мне чересчур сжатой, и не дает в полной мере оценить объем и сложность проделанной работы, поэтому остается надеяться на продолжение в виде отдельных статей
Согласен, в процессе выполнения возникало множество побочных нюансов, про которые можно было бы дополнительно рассказать. Особым камнем преткновения стала скорость передачи данных в ускоритель, которая оказалась значительно ниже, чем пропускная способность самого ускорителя. Все подобные моменты я решил не указывать в статье, потому что хотелось, чтобы она поверхностно передавала полученный опыт и носила чисто ознакомительный характер.
Если вам показалась интересной данная статья и хотелось бы увидеть более подробный материал - велком в подписки моего блога и блога компании YADRO! :) Планируются ещё статьи, как за моим авторством, так и за авторством моих коллег.
Очень интересная статейка! Особенно схемы - цветастые и информативные, вот бы так же научиться!
Микроархитектура простого нейросетевого ускорителя на SystemC