Опубликованы спецификации памяти DDR5


    DDR5: по четыре чипа памяти на банк, пятый для встроенной проверки ECC (on-die-ECC)

    Отмечая важную веху в развитии компьютерной памяти, ассоциация JEDEC выпустила окончательную спецификацию следующего основного стандарта памяти DDR5 SDRAM. Последняя итерация стандарта DDR4 была основой развития ПК и серверов с конца 00-х. DDR5 ещё раз расширяет возможности памяти, удваивая и пиковую скорость, и объём памяти. Железо на новом стандарте ожидается в 2021 году, причем внедрение начнется на уровне серверов, а затем просочится на клиентские ПК и другие устройства.

    Выпуск DDR5 первоначально планировавшийся в 2018 году, Сегодняшняя публикация спецификаций DDR5 немного отстаёт от первоначального графика JEDEC, но это не умаляет её важности. Как и каждая предыдущая итерация DDR, основное внимание для DDR5 снова сосредоточено на улучшении плотности памяти, а также скорости. JEDEC стремится удвоить и то, и другое, установив максимальную скорость памяти не менее 6,4 Гбит/с, в то время как ёмкость одного упакованного по полной модуля LRDIMM сможет достичь 2 ТБ.

    Поколения JEDEC DDR
      DDR5 DDR4 DDR3 LPDDR5
    Макс. плотность одного ядра 64 Гбит 16 Гбит 4 Гбит 32 Гбит
    Макс. размер UDIMM 128 ГБ 32 ГБ 8 ГБ N/A
    Макс. скорость передачи 6,4 Гбит/с 3,2 Гбит/с 1,6 Гбит/с 6,4 Гбит/с
    Каналов 2 1 1 1
    Ширина (Non-ECC) 64-бит (2x32) 64-бит 64-бит 16-бит
    Банки
    (Per Group)
    4 4 8 16
    Группы банков 8/4 4/2 1 4
    Длина пакета BL16 BL8 BL8 BL16
    Напряжение (Vdd) 1,1 В 1,2 В 1,5 В 1,05 В
    Vddq 1,1 В 1,2 В 1,5 В 0,5 В

    Рассчитанная на несколько лет (или десятилетий) DDR5 позволит использовать отдельные чипы памяти плотностью до 64 Гбит, что в 4 раза превышает максимальную плотность 16 Гбит DDR4. В сочетании со штабелированием, которое позволяет укладывать до 8 ядер (dies) в виде одного чипа, 40-элементный LRDIMM может достичь эффективного объема памяти 2 ТБ или 128 ГБ для DIMM обычного дизайна.

    Но объём памяти будет расти постепенно, а вот скорость возрастёт мгновенно. Запуск DDR5 произойдёт на скорости 4,8 Гбит/с, что примерно на 50% быстрее официальной максимальной скорости 3,2 Гбит/с DDR4. А в последующие годы текущая версия спецификации допускает скорость передачи данных до 6,4 Гбит/с. По мере технологического развития SK Hynix действительно может достичь своей цели DDR5-8400 в этом десятилетии.

    В основе этих целей скорости лежат изменения как на DIMM, так и на шине памяти, чтобы подавать и транспортировать много данных за такт. Поскольку тактовая частота застряла на нескольких сотнях мегагерц и повысить её пока не получается, требуется повышать параллелизм (то же самое происходит в CPU, где добавляют больше ядер на чип).



    Как и в других стандартах, таких как LPDDR4 и GDDR6, один DIMM разбивается на два канала. Вместо одного 64-битного канала данных на DIMM, DDR5 предлагает два независимых 32-битных канала данных (или 40-бит с проверкой ECC). Между тем длина пакета для каждого канала удваивается с 8 байт (BL8) до 16 байт (BL16), так что каждый канал будет доставлять 64 байта за операцию. Таким образом, DDR5 DIMM на идентичной скорости ядра будет выполнять две 64-байтовые операции за то время, которое требуется DDR4 DIMM для выполнения одной, удваивая эффективную пропускную способность.

    Кроме изменения банков памяти, JEDEC представила слегка модифицированную шину, хотя она и работает с более жёсткими допусками.

    Ключевой движущей силой здесь является введение выравнивания обратной связи принятия решений (decision feedback equalization, DFE). На очень высоком уровне DFE является средством уменьшения межсимвольных помех за счёт использования обратной связи от приёмника шины памяти для обеспечения лучшего выравнивания. А лучшее выравнивание, в свою очередь, позволяет обеспечить более чистый сигнал, чтобы шина повысила скорость передачи.

    Наряду с изменением плотности ядра и скорости работы памяти, DDR5 также улучшает рабочие напряжения. По спецификациям, DDR5 будет работать с Vdd 1,1 В, по сравнению с 1,2 В для DDR4. Как и предыдущие обновления, это должно немного повысить энергоэффективность памяти. Кроме того, в модулях теперь появились встроенные регуляторы напряжения.

    В DDR5 памяти DIMM по прежнему 288 контактов (пинов), но распиновка отличается.



    Это напоминает переход от DDR2 к DDR3, где количество контактов также осталось одинаковым: 240 контактов.

    Но конечно, DDR5 нельзя будет использовать в старых сокетах, даже если он вставится туда.

    JEDEC устанавливает стандарт, который могут использовать его члены. Основные производители памяти, которые с самого начала участвовали в процессе разработки DDR5, уже разработали прототипы DIMM и теперь рассматривают возможность вывода на рынок первых коммерческих продуктов. Например, SK Hynix выпустила прототип DDR5 ещё в ноябре 2019 года.

    Ожидается, что первые модули и материнские платы DDR5 выйдут через 12-18 месяцев после завершения разработки стандарта.



    Дата-центр «Миран»
    Решения для аренды и размещения ИТ-инфраструктуры

    Комментарии 32

      +3
      Последняя итерация стандарта DDR4 была основой развития ПК и серверов с конца 90-х.

      DDR4? С конца 90-х? JEDEC представила 4-ю версию только в 2010 году, а в массовое производство она пошла с 2014-го.

        +3
        Но конечно, DDR5 нельзя будет использовать в старых сокетах, даже если он вставится туда.

        Вот, кстати, на последней картинке на модулях DDR4 и DDR5 ключ в одном и том же месте. Если реально впервые не сдвинут ключ — это будет очень… хм… странное решение, учитывая сильные отличи в распиновке.
          0
          Ну для производителей материнок это наверное плюс, меньше изменений в процесс производства вносить придется, имхо.
            +1
            Ага, заодно материнок побольше продадут.
            Были уже такие матери, куда можно было память наоборот втыкать. Хватало обычно одного раза.
              0
              Вы считаете, положение ключа в слоте для памяти влияет на процесс производства?
                0

                Плюс будет только для производителей гнезд планок памяти. Производителям материнок в любом случае переделывать разводку под новый стандарт

                0
                Боковые ключи защёлок могут отличаться — такое уже было. Сунуть в слот криво-косо можно, а защёлкнуть нельзя.
                  +1
                  «По результатам тестирования пользователи разделились на умных и сильных.»
                    0
                    Вспоминая виденые молексы и дсабы воткнутые вверх ногами, я бы не был так категоричен.
                      +1
                      Процессоры тоже податливы бывают. Один коллега воткнул 486 под 90°, что удивительно — выжил и процессор, и материнка, видимо, было КЗ по питанию и защита в блоке питания сработала оперативно.
                      Другой коллега в те же времена неудачно подключил питание к винчестеру с нестандартным раъёмом (как у флоповода) ввер ногами, итог — дырка в плате электроники винчестера на месте силового транзистора, успешно залеченная, и кропотливое восстановление файловой системы диска со всеми проектами.
                      Лично доконал китайский автомобильный жк-телевизор неправильным подключением сорокапинового двухрядного разъёма матрицы без ключей и маркировки.

                      Ещё пример — ключи на адрогинных разъёмах батарей бесперебойников APC — там всё в порядке и с самими разъёмами, и с ключами, и с цветовой маркировкой разъёмов для сборок батарей различного напряжения. Но есть один тип разъёма (правильно, коричневого цвета), универсальный формат ключа которого позволяет воткнуть его в разъём любого другого цвета.

                      Ещё доставляют ключи на оригинальных и совместимых картриджах для лазерных и струйных принтеров, нарочно не позволяющие впихнуть в общем то совместимый картридж (а ещё есть твердочернильные, где краска это кусок мыла определённого цвета и формы).

                      Вспоминается кмк объясняющий истоки любознательности и настойчивости в достижении цели
                      анекдот:
                      Школа. Урок труда.
                      Учитель:
                      — Основное правило техники безопасности — пальцы в розетку не совать!
                      Ученик:
                      — Так они туда не влазят.
                      — А ты гвоздики возьми, придурок!
                        +1
                        Я не шарил в существовании «конца линии SATA-питания под FDD», так что один раз чуть не воткнул его в материнку.
                  +1
                  Макс. плотность одного ядра
                  Max Die Density это значит «плотность на кристалл».
                  укладывать до 8 ядер (dies) в виде одного чипа
                  die — кристалл. (в данном контексте)
                  Ох уж эти не профильные переводчики…
                    0

                    Так и не понял что будет с latency. А то этот показатель не только не улучшается, он даже слегка деградирует начиная с DDR2.

                      0
                      Скорее всего продолжится тенденция увеличения частоты, понижения напряжения и увеличения задержек.
                        0
                        Напряжение понижать не особо есть куда.
                          +5

                          Ну как некуда — было +1.3 станет -1.3 :)

                      +2
                      Поправка: не опубликована, а готова и выставлена на продажу за $369.
                        0
                        Что значит
                        ассоциация JEDEC выпустила окончательную спецификацию следующего основного стандарта памяти DDR5 SDRAM
                        ? А то что DDR5 использовалась в видеокартах, она не имела спецификации что ли? И по чему новая память сначала появляется в видеокартах, а потом кочует в слоты материнки? Маркетинг чистой воды?
                          +5
                          Кажется вы путаете GDDR и DDR
                            0
                            Ну в смысле? Несколько лет назад выпускали видео карты на этикетке которых была указана аббревиатура как DDR5, так и GDDR5. Это сейчас почти все с GDDR5, а так то сначала была DDR5, а потом появились видюшки с GDDR5.
                              0
                              А можете модель видяхи с ддр5 назвать?
                              0
                              Память DDR2 бывает в видяха, на той же технологии идет GDDR3. Просто последнюю вышло довести до уровня 0.8 нс. Для сравннеия можете поискать, какие стандарты DDR3 поддерживал контроллер топовых процессоров.
                              GDDR5 — это уже аналог DDR3. То есть при 0.8 нс GDDR3 у Geforce GTX 295 мог быть разгон до 2400 МГц, а у видяхи с GDDR5 — HD 7870 — могло быть 4800 МГц.
                          +2

                          Это мне пора уже уходить с ddr3 или ещё подождать?)

                            0
                            Если у Вас 4770K, то я бы искал что-то новее. Ну или не играть в современные игры.
                            0
                            Интересно, что на приставках перешли на GDDR как общую память, грубо гвооря и для видео карты и для системы в целом. Я понимаю там есть пару отличий в оптимизации под задачи, но интересно насколько оправдан был бы такой переход на PC, например на рабочих станциях.
                              0
                              Это вынужденная мера, там объединенный CPU и GPU и соответственно объединенная память, нужно было выбирать какую-то одну. На ПК в таких случаях все еще используют DDR (вероятно из-за того что GDDR не является стандартной заменяемой компонентой).
                              0

                              Какое время на закрытие строки и открытие другой строки?
                              Вики пока молчит. DDR4 время ~37 нс не радует, оно почти не сокращается.

                                0
                                37 нс при том, что 1 «такт» на 100 МГц должен быть 10 нс?
                                  0

                                  А при чём тут вообще такт какого-то 100 МГц?
                                  Смотрим раз:


                                  Row Precharge Time: The minimum number of clock cycles required between issuing the precharge command and opening the next row. The time to read the first bit of memory from a DRAM with the wrong row open is TRP + TRCD + CL.

                                  Это именно сколько нужно на то, чтобы открыть другую строку, чем сейчас, и стартовать I/O с ней — задача, которая возникает в >99% случаев, если требуется обращение к чему-то некэшированному (шансы на то, что это будет та же строка… ну вот например стандартный 16GB модуль имеет 65536 или 131072 строк… картина, надеюсь, понятна?)


                                  Смотрим два: у всех вариантов модулей CL, TRP и TRCD одинаковы — значит, можно CL умножить на 3. Лениво переводить из тактов во время, но в самой правой колонке таблицы CL уже во временах, лучший вариант — 12.5 нс. Умножаем на 3 — получаем 37.5 нс. Если я где-то неправ — поправьте, но уже из твёрдого знания механизмов именно современных изделий.


                                  А откуда вы взяли 100 МГц — я в упор не понял, у DDR4 согласно этой таблице I/O bus clock, от которого считаются тайминги, ходит от 800 до 1600 МГц. Или вы вообще DDR1 вспомнили? :xz:

                                    0
                                    Ну да, 100 МГц — это не то. Хотя работника с Celeron 1500 я ещё застал, при мне ушла на пенсию. Частота системной шины уже давно не связана с памятью, контроллер DDR3/4 работает по другому.
                                    А DDR-333 я в первом компе имел.

                              Только полноправные пользователи могут оставлять комментарии. Войдите, пожалуйста.

                              Самое читаемое