Как стать автором
Обновить

Как выполнить аппаратную реализацию энкодера h264, не написав ни строчки кода на VHDL/Verilog?

Блог компании ЦИТМ Экспонента Алгоритмы *FPGA *Программирование микроконтроллеров *Инженерные системы
Всего голосов 9: ↑9 и ↓0 +9
Просмотры 2.9K
Комментарии 4

Комментарии 4

Подскажите, каких результатов удалось добиться в плане скорости работы кодека? Справится ли он с входным потоком 1920x1080@60fps? Какой при этом будет максимальный вектор движения в интернете предсказании? Сколько ресурсов занимает данная реализация? (Lut, ff, dsp, blockram)

Добрый вечер! Сейчас при реализации слабым звеном является модуль поиска движений (некоторая модификация full search алгоритма) для запуска на 1920x1080 его нужно оптимизировать, при окне поиска - 32х32 пикселя, по ресурсам - 190K LUTs, 20K SReg, 11K F7mux, 1K F8mux. 213 DSP.

Интересно, насколько позволяет модельно-ориентированное проектирование оптимизировать алгоритм? Тем более когда речь идёт о реализации таких алгоритмов как сжатие видео, когда критериями являются минимальная задержка, ресурсы, скорость работы алгоритма.

Например модуль поиска движения - в симулинке вы можете быстрее реализовать несколько вариантов этого блока (это будет быстрее, чем делать несколько аналогичных реализаций на Verilog, тк мы работаем на более высоком уровне) сгенерить автоматически HDL код из каждой реализации и выбрать наиболее оптимальную - ресурсы/скорость, и дальше уже более детально оптимизировать выбранный алгоритм. А на сколько это уже будет зависеть от конкретного алгоритма и от вашего опыта.

Только полноправные пользователи могут оставлять комментарии. Войдите, пожалуйста.