Как стать автором
Обновить

Комментарии 18

ARM - это компания, которая является владельцем прав на архитектуру процессоров ARM. RISC-V - это другая архитектура и не одно и то же, что ARM.

Например, китайская компания Alibaba штампует процессов на RISC-V по той причине, что за эту архитектуру не надо платить и санкции для неё не опасны. Даже Amazon хочет использовать RISC-V в своих серверах. При этом умельцы смогли даже запустить андроид на RISC-V, но гугл пока не одобрил этот проект.

Так что прошу не путать ARM и RISC-V

Всё так, RISC-V - открытая RISC архитектура. ARM - закрытая лицензируемая RISC архитектура.

Прошу не путать RISC и RISC-V

В статье ни слова о RISK-V

сорри RISC-V конечно же

Все таки предлагаю ARM отнести к проприетарной CISC по той же причине, что и x86 — там сейчас более 2000 инструкций с длинным хвостом наследия. В этом смысле RISC-V — настоящий RISC, базовый набор всего 47 инструкций.

У RISC-V должно все получиться, в том числе и на серверах, требуется только время. Ждем SiFive P550 в камне — заявленная производительность на уровне топовых ARM-ов (Cortex-A75) с существенно меньшей занимаемой площадью, что, теоритическо, должно способствовать уталкиванию бОльшего числа ядер на кристалл.

Ну до x86 им пока далеко и идеологически они начинали и стараются держаться подхода RISC. Да и вики пока считает их RISC

предлагаю ARM отнести к проприетарной CISC по той же причине, что и x86

Предлагаю всё серое и полосатое считать кошкой.

Вообще-то есть целый список критериев по которым можно судить о принадлежности к CISC/RISC.

с длинным хвостом наследия .

Первый ARMv8 процессор появился в 2013г.

базовый набор всего 47 инструкций

RV32I?

Так у ARM было 26 при аналогичных возможностях =)

Базовый набор никого не интересует, тем более в серверах.

заявленная производительность на уровне топовых ARM-ов (Cortex-A75) 

Топовый? Cortex-A75 это старый телефонный процессор (3-wide).

Имеющиеся серверные ARM-ы это Neoverse N1, который уже тоже устарел.

Чипы на современных ядрах выйдут в 2022г. Хотя Graviton 3, скорее всего раньше.

в 21 веке однозначно относить процессоры к RISC или CISC как-то странно. Они все имеют как тривиальные, так и относительно сложные инструкции (да хоть тот же SIMD), во всех декодер преобразует команды в какое-то внутреннее представление процессора (которое тоже однозначно не классифицируешь), в ARM-который-вы-окрестили-RISC есть возможномть комбинации двух простых команд в одну (могу путать с RISC-V). По сути основная разница в фиксированности размера команды, но она никак не относится к RISC/CISC классификации

в 21 веке однозначно относить процессоры к RISC или CISC как-то странно.

ISA вполне определённо отностится к конкретному семейству архитектур.

Внутри же современные OoO чипы устроены примерно одинаково.

относительно сложные инструкции (да хоть тот же SIMD)

Странно говорить о SIMD как о "сложных" инструкциях.

Обычное 32-битное сложение превращается в 2-wide SIMD просто отключением переноса из 15-го в 16-й разряд.

выпуска подкаста «О чем молчит сервер» от Selectel

Заинтересовался


… ссылка на YouTube..
… нет RSS..
… нет ссылкок на подкаст-площадки..


Хммм… Ладно, один выпуск можно и тут посмотреть, слышал про эту моду на видео-подкасты.


… Видик без видеоряда..
...YouTube не даёт сворачивать видео, ставит звук на паузу..


Интерес прошёл

К слову, гипертрейдинг можно и на ARM-архитектуре сделать. Просто пока этим никто не занимался.

https://en.wikichip.org/wiki/cavium/thunderx2 - вот процы с 4x потоков от числа ядер, я так подозреваю, они именно как hyper-threading работают?

Да, подход аналогичный

У CISC-подхода тут начинаются большие проблемы, так как инструкций очень много. Во-первых, внутри процессора будет на порядок более сложный декодер инструкций.

Чем дольше развивается архитектура, тем больше инструкций в ней появляется. Через 10 лет ARM станет плохим только из-за разросшегося набора инструкций? Конечно нет.
Более сложный декодер инструкций сам по себе проблемой не является.

В CISC они еще и разной длины, что лишь усложняет их декодирование. Во-вторых, он будет медленнее работать в пике. Современные процессоры не выполняют инструкции строго друг за другом, как они написаны в коде. [...] Усугубляет все то, что инструкции в CISC сами по себе сложные: одна инструкция может загрузить из памяти, сложить два числа, перемножить на третье и положить в другое место в памяти.

Современные процессоры вообще не выполняют те инструкции, на которые вы смотрите в дизассемблере. Мало кто понимает, что именно там под капотом на самом деле выполняется. Откуда взялась идея того, что это является боттлнеком для CISC архитектур?

У RISC все инструкции крайне простые: одна инструкция вынимает из памяти, вторая — складывает, третья — записывает обратно. Кроме того, все инструкции одинаковой длины, так что нашей «числодробилке» не нужно угадывать, где тут инструкция, а где данные. [...] Это дает значительный прирост в скорости. А в CISC-процессорах с этим проблемы: инструкции разной длины и сложности, выполняются в разное время.

Насколько значительный? Citation needed.

Всё так, в случае с ARM дело еще и в выравнивании инструкций и данных, подробнее тут

IMHO, при нынешнем процессорном бюджете та часть, которая декодирует инструкции из CISC в элементарные процессорные у х86 - о малое от всех накладных расходов!

ИМенно так.

Только полноправные пользователи могут оставлять комментарии. Войдите, пожалуйста.