Комментарии 13
Каким же говном я занимаюсь…
Интересно очень, но все удовольствие от чтения, к сожалению, убивает качество текста…
Деньги, которые «аппаратчики» тратят на перевыпуск своих железок, программисты получают в виде премии за исправление багов. По крайней мере с точки зрения аппаратчиков выглядит именно так. Это мы тут с коллегами о жизни размышляли…
Господи, какие же дорогие эти FPGA. А вы не подскажите, дороговизна чипа FPGA обусловлена сложностью производства, или же недостатком объема производства?
Со стороны неискушенного человека их сложность должна быть сопоставима со сложностью современных процессоров, цена на которые сотня-сотни долларов, но не единицы десятков тысяч долларов (хотя для своих поделий я и для себя раскошелился на FPGA-плату за 100$, всего на несколько десятков тысяч вентилей)
Со стороны неискушенного человека их сложность должна быть сопоставима со сложностью современных процессоров, цена на которые сотня-сотни долларов, но не единицы десятков тысяч долларов (хотя для своих поделий я и для себя раскошелился на FPGA-плату за 100$, всего на несколько десятков тысяч вентилей)
Сложность FPGA намного больше, чем у микропроцессоров. Вы просто представьте, сколько металлизации нужно, чтобы скоммутировать все вентили между собой, сколько дополнительных транзисторов уходит на ключи, сколько памяти нужно, чтобы все это сконфигурировать.
Ах да, еще чип FPGA сам по себе гораздо более бесполезен, чем микропроцессор, и ему нужен софт, который смог бы преобразовывать Verilog-код в прошивку. И написать такой софт, в принципе, сложнее, чем разработать и произвести собственно чип.
Ах да, еще чип FPGA сам по себе гораздо более бесполезен, чем микропроцессор, и ему нужен софт, который смог бы преобразовывать Verilog-код в прошивку. И написать такой софт, в принципе, сложнее, чем разработать и произвести собственно чип.
Конечно же низкие объемы производства.
А еще, по моему мнению, — следствие особенности основных заказчиков этих решений, а именно железячники, которые готовы заплатить большие деньги исключительно потому что выбора нет. В наше рыночное время такие вещи стоят не столько, сколько на их производство было потрачено — а сколько за него готовы платить, по максимуму.
А еще, по моему мнению, — следствие особенности основных заказчиков этих решений, а именно железячники, которые готовы заплатить большие деньги исключительно потому что выбора нет. В наше рыночное время такие вещи стоят не столько, сколько на их производство было потрачено — а сколько за него готовы платить, по максимуму.
Огромное спасибо за статью! :)
По поводу цен на FPGA — не совсем ясно откуда (просто с сайта или закупочная цена у дилеров в России со всеми налогами и пр.) взяты цены и в какой момент времени.
Дело в том, что Альтера методично поднимает цены на старые семейства (наверно и Xilinx тоже). И это весьма логично: старый техпроцесс и надо как-то людей заставить пересаживаться на новые чипы. А новые чипы предлагаются по очень привлекательным ценам.
Хотелось бы узнать, как соединяют блоки на разных FPGA. Допустим используемая шина AXI, то её сигналы просто через GPIO пробрасываются и никакой магии нет? Или как-то хитро конвертируется в высокоскоростной поток с использованием трансиверов? Если из-за этого набегает задержка (в тактах) на общение между модулями, то пытаются ли это как-то компенсировать для симуляции прям точь-в-точь как это будет в ASICe, или на это закрывают глаза?
По поводу цен на FPGA — не совсем ясно откуда (просто с сайта или закупочная цена у дилеров в России со всеми налогами и пр.) взяты цены и в какой момент времени.
Дело в том, что Альтера методично поднимает цены на старые семейства (наверно и Xilinx тоже). И это весьма логично: старый техпроцесс и надо как-то людей заставить пересаживаться на новые чипы. А новые чипы предлагаются по очень привлекательным ценам.
Хотелось бы узнать, как соединяют блоки на разных FPGA. Допустим используемая шина AXI, то её сигналы просто через GPIO пробрасываются и никакой магии нет? Или как-то хитро конвертируется в высокоскоростной поток с использованием трансиверов? Если из-за этого набегает задержка (в тактах) на общение между модулями, то пытаются ли это как-то компенсировать для симуляции прям точь-в-точь как это будет в ASICe, или на это закрывают глаза?
У альтеры на сайте цены можно смотреть, у залинкса на сайтах иностранных дистрибьюторов. Отечественные конторы повышают цену в 1,5...2 раза легко. Так что это реальные розничные цены. Конечно для такого специфического товара имеет смысл торговаться, и думаю при покупке хотя бы 5...10 штук скидки будут значительные.
Честно сказать как реализуются внутренние связи проекта, если они проходят между разными FPGA пока не знаю, но думаю есть много способов решения от тупого снижения частоты, до сжатия шины передачи по высокоскоростному линку и восстановления шины обратно, при этом в рамках проекта это будет выглядеть как комбинаторная задержка на линии.
Честно сказать как реализуются внутренние связи проекта, если они проходят между разными FPGA пока не знаю, но думаю есть много способов решения от тупого снижения частоты, до сжатия шины передачи по высокоскоростному линку и восстановления шины обратно, при этом в рамках проекта это будет выглядеть как комбинаторная задержка на линии.
Интересно, каково работать на железе, где цена ошибки сравнима со стоимостью хорошего автомобиля?
«У хорошего хирурга есть своя аллея на кладбище» (С чей-то).
Превышаешь, наверное как кассир в банке.
Превышаешь, наверное как кассир в банке.
Еще интереснее работать с аналоговыми микросхемами, которые вообще нельзя спрототипировать на ПЛИС. Там цена ошибки — это не только значительная сумма денег, но и куча потерянного времени, что может быть даже хуже.
Synopsys имеет наверное наибольший опыт в разработке платформ для FPGA прототипирвоания.
Ага. Сразу после приобретения компании-разработчика системы HAPS Synopsys обзавелась этим наибольшим опытом в разработке платформ для FPGA прототипирования.
Зарегистрируйтесь на Хабре, чтобы оставить комментарий
Прототипирование ASIC на FPGA