Не мог мимо пройти, т.к. достаточно давно слежу за хардварными стартами Яндекса- ниже пара комментариев сугубо в практическом ключ, не критика:
Дело в том, что при длине кабеля больше 50 см начинались проблемы с сигналом, да и сам по себе CSI-шлейф довольно хрупкий, слишком широкий и поэтому не очень пригоден для монтажа в машину.
Скорее всего ошибка в дизайне всего канала, т.к. CSI можно без проблем проложить сильно дальше, а если гибко-жесткой платой(без разъемов) то тем более. О последнем пару слов в конце.
USB-камера, которую мы нашли в Гонконге, нам почти идеально подходила: размер 38 × 38 мм, стандартные линзы (12 мм), возможность припаять прямо на плату ИК-диоды подсветки.
Насколько можно понять по картинке, камера явна выбрана неудачно- здесь, видимо, больше подошли бы Intel RealSense камеры, причем саму обработку вместе с RF частью и пр. можно сделать супер компактно: для сравнения, в размер кредитки влезает 3 процессора i.MX7(вместе с PMIC и комбо NAND/LPDDRx), 3 здоровенных датчика, 3 эзернета гигабитных(с выводом на fine pitch разъем), 3 беспроводных модулька и еще место останется.
Из-за проблем с производительностью мы решили поменять SoC на более мощную, поэтому выбрали одноплатный ПК NanoPI M4 на процессоре Rockchip RK3399.
Не лучший вариант в плане производительности, размеров корпуса и сопутствующих компонентов- тем более что потенциал его в плане компактной упаковки на всех китайских платах не использован.
К сожалению, для масштабирования на несколько тысяч или десятков тысяч установок текущее техническое решение не очень подходит по ряду причин. Всё, о чём мы рассказали в этой статье – это быстрый эксперимент, целью которого было в сжатые сроки научиться непосредственно в машинах собирать данные для обучения моделей. Следующий большой этап для нас – разработать и начать производить устройство тех же габаритов, но состоящее из одного блока: и камера, и датчики, и модем будут расположены в одном компактном корпусе, который мы и будем массово устанавливать в машинах.
Не сочтите за резкость, но из текста создается такое впечатление что в лучшем случае камера выйдет как Яндекс станция- со странным хардваром, платой которая могла быть на 50% меньше но при этом с весьма скромными возможностями. Пропасть между «прототип на китайском минипк» и готовым компактным изделием в продакшене в данном случае гораздо серьезнее чем кажется- настолько, что все изыскания на китайских платах могут оказаться попросту непригодными и ненужными: тут, видимо, было бы более полезно изучить teardown компактных экшен камер, особенно конструкции с гибко-жесткими платами, т.к. это именно тот путь позволяющий, с одной стороны, сделать все компактно, а с другой технологично и разумно по цене в серии.
Задача создания слабо отражающего перехода с одного на другое в данном случае решается ни разу не тиардропами, а при неправильном применении ими ситуацию можно как раз испортить:) «Лишняя» медь создает лишнюю емкость, плюс как отметил Антон, сигнал этого всего не увидит в рассматриваемом контексте.
Это емкость между висящим стаканом и полигонами питания.
Именно- есть скажем плата от 40 слоев, и нужно вести сигнал глубоко: антипадом конечно вырежешь емкость до плейнов питания/земли, но он будет немалым(больше слоев=больше резать), и тут как раз встанет момент с индуктивным участком в области подвода трассы к виа. Есть конечно случаи когда это полезно, и притом на гораздо более приземленных скоростях(тот же L-comp), но тут как раз нужно избавиться «от всего», что может оказаться непомерно сложной задачей при некоторых вводных.
Стаб работает как если бы ты конденсатор в землю на линию повесил.
Neglecting transmission line losses, the input impedance of the stub is purely reactive; either capacitive or inductive, depending on the electrical length of the stub, and on whether it is open or short circuit. Stubs may thus function as capacitors, inductors and resonant circuits at radio frequencies.
Ну и тем более, есть все-таки техники( в том числе топорные весьма) терминирования стабов, но тут речь чуть о другом.
Антон, я в курсе:) просто хочу сказать что есть стекапы, в которых просто добавление антипада не решит проблему целиком, нужен еще и бэкдрил: условно говоря, емкость еще не убрали, а индуктивность уже дает о себе знать.
Работаем с тем, что есть. Я как конструктор больше по трассировке, а при всех недостатках Sigrity, она хорошо интегрируется с редактором печатных плат. ADS не использовал, но какую статью не откроешь, всё сделано там. Это показатель.
Одна из причин этому, помимо совершенно адекватного интерфейса и workflow как такового, это именно удобство и для PCB Designer-а, и для SI Engineer-а: скажем, на схеме легко можно сочетать как equation-based модели, так и реальные куски layout с платы- с учетом широких возможностей параметризации легко выработать шаблоны, которые покрывают вообще все задачи под конкретное направление. Тем более нет нужды в «готовой» плате, начинать можно с любого конца.
В этой работе на завершающей стадии «тюнинга» я тоже поигрался с параметрами сегментов в области антипада. В моём случае, картина сильно не изменилась, поэтому решил не включать в статью.
Оно себя, как правило, проявляет на очень серьезных скоростях, от 56G и далее- естественно не на всех стекапах.
— самый быстрый и простой способ на данный момент решать такие задачи, это все же Keysight ADS:) Безусловно, мое мнение сильно предвзято(очень нравится этот софт), но связка VIA Designer + CILD + SIPRO + сам схематик конечно позволяет очень легко и удобно решать задачу комплексно, на уровне всего линка, с feasibility study и what if экспериментами.
— Помимо этого, отдельно стоит отметить Simbeor, а с ним же и Юрия Шлепнева, профессионала мирового уровня и имеющего канал на Youtube с отличным контентом по данной тематике.
— backdrilling важен не только в плане удаления subs, но и в том смысле что не для любого стекапа можно сделать differential via structure сквозь всю плату так, чтобы не получить «горы» на TDR.
— не последнюю роль играет и подвод сегментов пары в области антипада, он может быть в т.ч. полигональным. Причины подобных изысканий в конечном счете все так же сводятся к борьбе L vs C, и удержании их значений в рамках разумных компромиссов.
— совершенно отдельная тема, mode conversion в случае использования таких структур, просто поставить антипад и земляные переходные «где-то там»(как часто бывает) может оказаться не только недостаточно, но и опасно.
Польза от применения антипада не только в том, чтобы сделать адекватными S параметры перехода- тот же Юрий использует очень хорошее определение, localized structures, крайне рекомендую посмотреть соответствующие ролики на его канале.
С AMD понятно- люди запотели и вообще молодцы, но я все никак не могу понять вот что: у той части Intel, которая ответственна за FPGA, давным-давно есть не только Gen4, но и вещи сильно побыстрее, типа 56G/112G трансиверов- т.е. быстрые SERDES вроде как не проблема от слова совсем. Так почему даже на Xeon вроде еще не видно PCIe Gen4? Может пропустил или не понял, пусть эксперты по микроэлектронике поправят: решение в лоб, вроде взятия блоков с High-End FPGA в части тех же SERDES вряд ли является большой проблемой, откуда такое отставание?
Интерес в первую очередь прикладной, т.е. уровня hardware engineering: до настоящего момента достаточно глубоко занимался бордами со связкой x86(i5,i7,i9)+FPGA(Kintex Ultrascale+), при этом PCIe очень важен. Тут же, с оглядкой на АМД и их конструкции, есть подозрения что помимо собственно более быстрого PCIe(и вообще наличия его как такового в значимом количестве), это еще и на плате разводится сильно проще.
1)Почему именно Intel?
2)Существует ли возможность посмотреть на layout этой борды?
3)Не думали замахнуться на большие скорости(в т.ч. существенно большие)?
4)Как подбирали декапы под циклоном?
Совсем немного))- просто оглядываясь на «особенности» EM софта и симуляторов для плат с учетом крайнего важного фактора, а именно наличия внятных и полноценных обучающих материалов, все же ADS будет оптимальным вариантом. В тоже самое время в полный рост встанут все те проблемы про которые ты упомянул, а именно:
Keysight ADS, HFSS, Sigrity, манипуляции с S-параметрами, равно как и 3D моделирование — это задача для профессионалов. Не владеющий темой человек ничего полезного там не насчитает. Тут нужно понимать природу вещей, уметь оценивать результат на правдоподобность и понимать trade-off'ы на которые можно пойти. Особенность сложной и детальной модели в том, что она хорошо работает только когда правильная ))).
Как ни крути но даже имея хорошую обучалку к софту толку не будет если не знать основы- а тут как раз нужно знать заметно больше чем просто основы.
Могу посоветовать Keysight ADS- в новых версиях есть неплохой визард(именно что неплохой, т.к. есть куда развиваться) и лаба/пример под задачу. Единственное что нужно отметить: «непрофессионального» софта под такие задачи нет, все уже серьезно. К слову под ADS довольно удобно делаются скрипты на Python.
Тут видимо некоторое непонимание произошло- грубо говоря, речь идет о сигнальных пинах у которых разумеется пады имеют подключение к трассам не на всех слоях. Вот как раз там где они такого подключения не имеют, эти самые неиспользуемые пады имеет смысл удалить, после будет намного проще разбираться уже с антипадами для хайспидов.
А запаиваются разумеется все контакты, с внешних слоев ничего удалять конечно же не надо.
Та «рекомендация», она мягко говоря спорная, а конкретно в вашем случае не нужна и вовсе- как раз для вашей задачи сплошная земля это must have. Касаемо падов- ситуация обратная, удаление неиспользуемых позитивно влияет на «надежность»(назовем это так), кроме того это снимает некоторую совершенно ненужную емкость с сигнальных пинов.
В сердесах потери это доминантный bottleneck в перфомансе, если будете делать следующую ревизию попробуйте рассчитать антипад и промоделировать хотя бы канал- это достаточно просто сделать. Но уже не в сатурне, он не для таких задач.
— если у меня правильно отображается медь в CAM редакторе и правильно понят ее рисунок с фото платы на просвет, у вас на всех бордах отсутствуют сплошные плейны как явление, например сплошная земля. Если это так, с чем это связано? upload photo
— в дополнение к предыдущему пункту, зачем нужно подключение к земле(?) тонкими перешейками и почему ее по сути нет под DC/DC?
— насколько можно понять вы не формируете антипад под диффпары и не удаляете неиспользуемые пады на разъеме: если так то почему?
Ну и просто так вопрос, какие либо оценки по импедансу и потерям делали для проекта этого для PCIe?
Ну да, долго и дорого- особенно если делается MCP. Наверняка люди еще какой-то внутренний софт юзают: взять хотя бы тепловое моделирование- thermal degradation/thermal derating не только же к конденсаторам относится. Когда смотрел на борды с 4мя зионами соединенных в crossbar, с «довесками» из стратиксов 10, в первую очередь удивлялся тому, как люди смогли везде учесть тепло, начиная с субстрата заканчивая самой бордой. Как там контролируют Dk и пр, во всех режимах эксплуатации, даже не знаю- небось в лоб перебирают все варианты.
Мне все же кажется что ляосяо халтурит- я когда делал борды с MMIC и обработкой/связью на быстрой цифре, такие моменты тоже всплывали- но производитель именно законтролил все моменты связанные с материалами. Долго моделировали в HFSS и Sigrity и по результатам было видно, что очень много можно получить проблем если упомянутые числа выйдут из под контроля, однако фаб(на тот момент это был TTM) не то что вошел в положение, а вроде еще своих SI инженеров выделил дополнительно, которые уже консультировали их коллег по заводу со стороны CAM подготовки и производства.
Насколько мне не изменяет память, в мире IC packaging на уровне субстрата под бга и всяких SiP(хайспидные конструкции) тоже «считают все числа», именно в контексте того уже уплыва Dk в рабочей полосе частот- это при том что там расстояния в порядки меньше чем на целевой борде.
И снова отличная статья! Правда сложилось мнение что это не просто систематизированные знания, а скорее результат не совсем приятного и удачного опыта работы с рядом азиатских производителей: сильно бросается в глаза то, насколько сильно вам приходится контролировать китайцев. Могу конечно ошибаться, но впечатление именно такое- нарабатывался иммунитет:)
Сразу к делу — вот о чём написано в этой статье
Имхо имело смысл также упомянуть про weave effect(weave pitch), CTE(z) из-за которого легко не попасть в IPC Class даже при качественных материалах(особенно если речь идет о Class 3 и выше), шероховатая vs гладкая фольга- да и все же тут специфика именно ваших борд: больших, жестких(т.е. не flex и/или комбо), со стандартными отверстиями(не HDI), без встроенных компонентов, без BGA/WCLSP с малым шагом и пр. Что разумеется нисколько не умаляет ценность статьи.
Наш совет: вот 105 Ом и укажите производителю PCB для контроля. Не стоить морочить ему голову разными Dk для разных частот на одном и том же слое.
Здесь по правде говоря сложно согласиться- те же 105 Ом при «обычном» разбросе в 10% легко могут стать головной болью в ряде дизайнов, и тут как раз стоит напрягать производителя: явно чисто китайская халтура, если такие моменты приходится столь пристально контролировать. Как пример (сугубо в рамках контекста) можно привести EU фабы типа AT&S, где сразу выделяют инженера который может все сделать при вас(расчеты/проверки) и его самого еще контролируют пару людей, или US фабы вроде TTM где для соответствующих борд может быть от 3 до 12+ человек. Соответственно подход совершенно другой и все сильно проще как в плане составления стека, так и процесса в целом, включая логистику: у хороших фабов есть все, даже экзотика- проблемы может быть только если внезапно нужно сделать очень большой выпуск, но это для серий уровня мажорных вендоров.
Наше мнение: лучше слабосвязанные — их проще выровнять по длине.
Правда не всегда есть место для них при определенной плотности соединений- специфично для конкретного дизайна.
Если будет интерес, выложу ещё несколько подобных внутренних инструкций.
Ну да, там диффпары одни(правда очень много)- с фпга его соединить конечно не проблема, связь через GTX если не изменяет память. Но в случае POWER я не знаю почти ничего, но может есть какие-то платы расширения с HMC специально под серверы или отдельные дизайны.
Не мог мимо пройти, т.к. достаточно давно слежу за хардварными стартами Яндекса- ниже пара комментариев сугубо в практическом ключ, не критика:
Скорее всего ошибка в дизайне всего канала, т.к. CSI можно без проблем проложить сильно дальше, а если гибко-жесткой платой(без разъемов) то тем более. О последнем пару слов в конце.
Насколько можно понять по картинке, камера явна выбрана неудачно- здесь, видимо, больше подошли бы Intel RealSense камеры, причем саму обработку вместе с RF частью и пр. можно сделать супер компактно: для сравнения, в размер кредитки влезает 3 процессора i.MX7(вместе с PMIC и комбо NAND/LPDDRx), 3 здоровенных датчика, 3 эзернета гигабитных(с выводом на fine pitch разъем), 3 беспроводных модулька и еще место останется.
Не лучший вариант в плане производительности, размеров корпуса и сопутствующих компонентов- тем более что потенциал его в плане компактной упаковки на всех китайских платах не использован.
Не сочтите за резкость, но из текста создается такое впечатление что в лучшем случае камера выйдет как Яндекс станция- со странным хардваром, платой которая могла быть на 50% меньше но при этом с весьма скромными возможностями. Пропасть между «прототип на китайском минипк» и готовым компактным изделием в продакшене в данном случае гораздо серьезнее чем кажется- настолько, что все изыскания на китайских платах могут оказаться попросту непригодными и ненужными: тут, видимо, было бы более полезно изучить teardown компактных экшен камер, особенно конструкции с гибко-жесткими платами, т.к. это именно тот путь позволяющий, с одной стороны, сделать все компактно, а с другой технологично и разумно по цене в серии.
Именно- есть скажем плата от 40 слоев, и нужно вести сигнал глубоко: антипадом конечно вырежешь емкость до плейнов питания/земли, но он будет немалым(больше слоев=больше резать), и тут как раз встанет момент с индуктивным участком в области подвода трассы к виа. Есть конечно случаи когда это полезно, и притом на гораздо более приземленных скоростях(тот же L-comp), но тут как раз нужно избавиться «от всего», что может оказаться непомерно сложной задачей при некоторых вводных.
Neglecting transmission line losses, the input impedance of the stub is purely reactive; either capacitive or inductive, depending on the electrical length of the stub, and on whether it is open or short circuit. Stubs may thus function as capacitors, inductors and resonant circuits at radio frequencies.
Ну и тем более, есть все-таки техники( в том числе топорные весьма) терминирования стабов, но тут речь чуть о другом.
Одна из причин этому, помимо совершенно адекватного интерфейса и workflow как такового, это именно удобство и для PCB Designer-а, и для SI Engineer-а: скажем, на схеме легко можно сочетать как equation-based модели, так и реальные куски layout с платы- с учетом широких возможностей параметризации легко выработать шаблоны, которые покрывают вообще все задачи под конкретное направление. Тем более нет нужды в «готовой» плате, начинать можно с любого конца.
Оно себя, как правило, проявляет на очень серьезных скоростях, от 56G и далее- естественно не на всех стекапах.
— самый быстрый и простой способ на данный момент решать такие задачи, это все же Keysight ADS:) Безусловно, мое мнение сильно предвзято(очень нравится этот софт), но связка VIA Designer + CILD + SIPRO + сам схематик конечно позволяет очень легко и удобно решать задачу комплексно, на уровне всего линка, с feasibility study и what if экспериментами.
— Помимо этого, отдельно стоит отметить Simbeor, а с ним же и Юрия Шлепнева, профессионала мирового уровня и имеющего канал на Youtube с отличным контентом по данной тематике.
— backdrilling важен не только в плане удаления subs, но и в том смысле что не для любого стекапа можно сделать differential via structure сквозь всю плату так, чтобы не получить «горы» на TDR.
— не последнюю роль играет и подвод сегментов пары в области антипада, он может быть в т.ч. полигональным. Причины подобных изысканий в конечном счете все так же сводятся к борьбе L vs C, и удержании их значений в рамках разумных компромиссов.
— совершенно отдельная тема, mode conversion в случае использования таких структур, просто поставить антипад и земляные переходные «где-то там»(как часто бывает) может оказаться не только недостаточно, но и опасно.
Польза от применения антипада не только в том, чтобы сделать адекватными S параметры перехода- тот же Юрий использует очень хорошее определение, localized structures, крайне рекомендую посмотреть соответствующие ролики на его канале.
Интерес в первую очередь прикладной, т.е. уровня hardware engineering: до настоящего момента достаточно глубоко занимался бордами со связкой x86(i5,i7,i9)+FPGA(Kintex Ultrascale+), при этом PCIe очень важен. Тут же, с оглядкой на АМД и их конструкции, есть подозрения что помимо собственно более быстрого PCIe(и вообще наличия его как такового в значимом количестве), это еще и на плате разводится сильно проще.
Правильно ли я понимаю, PCIe Gen4 все так же нету?
1)Почему именно Intel?
2)Существует ли возможность посмотреть на layout этой борды?
3)Не думали замахнуться на большие скорости(в т.ч. существенно большие)?
4)Как подбирали декапы под циклоном?
Совсем немного))- просто оглядываясь на «особенности» EM софта и симуляторов для плат с учетом крайнего важного фактора, а именно наличия внятных и полноценных обучающих материалов, все же ADS будет оптимальным вариантом. В тоже самое время в полный рост встанут все те проблемы про которые ты упомянул, а именно:
Как ни крути но даже имея хорошую обучалку к софту толку не будет если не знать основы- а тут как раз нужно знать заметно больше чем просто основы.
А запаиваются разумеется все контакты, с внешних слоев ничего удалять конечно же не надо.
В сердесах потери это доминантный bottleneck в перфомансе, если будете делать следующую ревизию попробуйте рассчитать антипад и промоделировать хотя бы канал- это достаточно просто сделать. Но уже не в сатурне, он не для таких задач.
Изучил герберы, хотелось бы спросить:
— если у меня правильно отображается медь в CAM редакторе и правильно понят ее рисунок с фото платы на просвет, у вас на всех бордах отсутствуют сплошные плейны как явление, например сплошная земля. Если это так, с чем это связано?
upload photo
— в дополнение к предыдущему пункту, зачем нужно подключение к земле(?) тонкими перешейками и почему ее по сути нет под DC/DC?
— насколько можно понять вы не формируете антипад под диффпары и не удаляете неиспользуемые пады на разъеме: если так то почему?
Ну и просто так вопрос, какие либо оценки по импедансу и потерям делали для проекта этого для PCIe?
Насколько мне не изменяет память, в мире IC packaging на уровне субстрата под бга и всяких SiP(хайспидные конструкции) тоже «считают все числа», именно в контексте того уже уплыва Dk в рабочей полосе частот- это при том что там расстояния в порядки меньше чем на целевой борде.
Имхо имело смысл также упомянуть про weave effect(weave pitch), CTE(z) из-за которого легко не попасть в IPC Class даже при качественных материалах(особенно если речь идет о Class 3 и выше), шероховатая vs гладкая фольга- да и все же тут специфика именно ваших борд: больших, жестких(т.е. не flex и/или комбо), со стандартными отверстиями(не HDI), без встроенных компонентов, без BGA/WCLSP с малым шагом и пр. Что разумеется нисколько не умаляет ценность статьи.
Здесь по правде говоря сложно согласиться- те же 105 Ом при «обычном» разбросе в 10% легко могут стать головной болью в ряде дизайнов, и тут как раз стоит напрягать производителя: явно чисто китайская халтура, если такие моменты приходится столь пристально контролировать. Как пример (сугубо в рамках контекста) можно привести EU фабы типа AT&S, где сразу выделяют инженера который может все сделать при вас(расчеты/проверки) и его самого еще контролируют пару людей, или US фабы вроде TTM где для соответствующих борд может быть от 3 до 12+ человек. Соответственно подход совершенно другой и все сильно проще как в плане составления стека, так и процесса в целом, включая логистику: у хороших фабов есть все, даже экзотика- проблемы может быть только если внезапно нужно сделать очень большой выпуск, но это для серий уровня мажорных вендоров.
Правда не всегда есть место для них при определенной плотности соединений- специфично для конкретного дизайна.
Было бы очень интересно почитать.