хардовая поддержка криптографии — а оно в реальном приложении нужно? сейчас в любой момент алгоритмы поменяться могут в любую сторону…
На мой ограниченный взгляд при выходе в массу разумнее сразу вставлять ППВМ для таких задач в чип или отдельным кристаллом на подложку чиплета — и уже на нем реализовывать «аппаратную» поддержку…
Засилье «Микро»-сервисов намекает на недостижимость идеала…
и результат тут тоже не совсем тот который вы подумали… результат — это корректное функционирование бизнеса, а уж как оно обеспечено и идеальность кода для этого далеко не на первом месте…
так что идеальный код это код который обеспечивает отличное функционирование бизнеса(развитие тоже функция) и удобочитаемость здесь в принципе не самый важный фактор…
как пример ручное изготовление Ювелирки с точностями порядка 0,1-0,05 мм вполне реально — так что в принципе руками создать станок с точностями до «десяток» из «Руды» реально только нужны годы…
Так что думается мне что — «десятку» — еще реально, в принципе за лет пять-шесть пройти путь с последовательными итерациями увеличения точности…
а вот тоньше — там уровень сложности растет по очень быстро…
Высота планарного транзистора от finfet отличается на десяток нм, т.е. не играет вообще никакой роли, даже если вы бутерброд из сотен кристаллов делаете.
Я уже писал про 3D NAND, которую нынче в 128 слоёв делают. Только она не процессор.
Реально — сейчас 3D чипов нет разве что только в лабах и прототипах всё что сейчас есть это 2,5D типа многослойных кристаллов или напайки одного кристалла на другой.
Xilinx просто «Клеит» один чип на другой — это 2.5D при этом они умудряются Жить с TDP под 250 Ватт на 16нм — так что почему не внедрят эту технологию в Процессоры пока не понятно но скорее всего из-за сложности и стоимости.
Насколько я знаю сейчас 3D чипы пытаются сделать в РФ и в Франции — в РФ еще пытаются воскресить идею «нано ламп» с терагерцевыми диапазонами рабочих частот… это кстати то же будет 3D чип из-за структуры и строения ламп.
И что с того? Процессоры плоские.
Лишь площадь определяет сколько таких чипов выходит с пластины.
уже давно не совсем плоские… AMD вовсю 2,5D камнями торгует…
Полностью трехмерные кристаллы пока что только появляются но я так думаю мы их увидим еще до 2025 — Xilinx например выпускает многослойные FPGA с 2016 если не раньше.
Тут говорить о площади не совсем уместно — тк детали всё таки трехмерные… да и
физические размерности транзисторов еще на 28нм уперлись в предел — дальше начинаются «квантовые» эффекты — всё что «тоньше» это уже ухищрения по оптимизации размещения и повышению точности ТП…
Новые вариации транзисторов по размерности не меньше старых, но из-за более оптимальной структуры и качества ТП сократились токи утечки и размерности «грязных» зон вокруг транзистора что позволило упаковать их чуть больше на туже площадь…
В целом начиная с 28нм борются сейчас в основном за оптимизацию размещения и утечки — тк в остальном «усё почти предел» и дальнейшие не революционные оптимизации уже требуют запредельных затрат.
у IBM была отличная видяшка — с 3D моделями разных транзисторов в одном масштабе — там было отлично видно соотношения между размерностями транзисторов разных ТП и было четко видно что они не сильно отличаются…
40-28nm — это УЖЕ FinFET — там он постепенно появлялся.
в чистом виде Planar — до 60nm
по размерностям ячейки — прогрессия заметная, но связана она скорее с размерностями «разделяющих зон», а не размерностями элементов — тк реально:
и так уже много лет размерность транзистора почти не меняется вроде из-за проявления квантовых эффектов она вроде не может быть меньше 20нм — гуглим тема Большая и интересная, по этому транзисторы стали более трехмерными что бы сохраняя размерности увеличить плотность.
в этом сегменте бизнеса плановая экономика радикально проигрывает Капиталистической модели… да ценой большего риска для пассажира но с этим бороться можно только одним путем — Массовым строительством ЖД
На мой ограниченный взгляд при выходе в массу разумнее сразу вставлять ППВМ для таких задач в чип или отдельным кристаллом на подложку чиплета — и уже на нем реализовывать «аппаратную» поддержку…
и результат тут тоже не совсем тот который вы подумали… результат — это корректное функционирование бизнеса, а уж как оно обеспечено и идеальность кода для этого далеко не на первом месте…
так что идеальный код это код который обеспечивает отличное функционирование бизнеса(развитие тоже функция) и удобочитаемость здесь в принципе не самый важный фактор…
Идеальный код — это не про процесс разработки это про результат, так что идеальный код далеко не всегда удобочитаем…
Так что думается мне что — «десятку» — еще реально, в принципе за лет пять-шесть пройти путь с последовательными итерациями увеличения точности…
а вот тоньше — там уровень сложности растет по очень быстро…
Реально — сейчас 3D чипов нет разве что только в лабах и прототипах всё что сейчас есть это 2,5D типа многослойных кристаллов или напайки одного кристалла на другой.
Xilinx просто «Клеит» один чип на другой — это 2.5D при этом они умудряются Жить с TDP под 250 Ватт на 16нм — так что почему не внедрят эту технологию в Процессоры пока не понятно но скорее всего из-за сложности и стоимости.
Насколько я знаю сейчас 3D чипы пытаются сделать в РФ и в Франции — в РФ еще пытаются воскресить идею «нано ламп» с терагерцевыми диапазонами рабочих частот… это кстати то же будет 3D чип из-за структуры и строения ламп.
уже давно не совсем плоские… AMD вовсю 2,5D камнями торгует…
Полностью трехмерные кристаллы пока что только появляются но я так думаю мы их увидим еще до 2025 — Xilinx например выпускает многослойные FPGA с 2016 если не раньше.
физические размерности транзисторов еще на 28нм уперлись в предел — дальше начинаются «квантовые» эффекты — всё что «тоньше» это уже ухищрения по оптимизации размещения и повышению точности ТП…
Новые вариации транзисторов по размерности не меньше старых, но из-за более оптимальной структуры и качества ТП сократились токи утечки и размерности «грязных» зон вокруг транзистора что позволило упаковать их чуть больше на туже площадь…
В целом начиная с 28нм борются сейчас в основном за оптимизацию размещения и утечки — тк в остальном «усё почти предел» и дальнейшие не революционные оптимизации уже требуют запредельных затрат.
у IBM была отличная видяшка — с 3D моделями разных транзисторов в одном масштабе — там было отлично видно соотношения между размерностями транзисторов разных ТП и было четко видно что они не сильно отличаются…
в чистом виде Planar — до 60nm
по размерностям ячейки — прогрессия заметная, но связана она скорее с размерностями «разделяющих зон», а не размерностями элементов — тк реально:
и так уже много лет размерность транзистора почти не меняется вроде из-за проявления квантовых эффектов она вроде не может быть меньше 20нм — гуглим тема Большая и интересная, по этому транзисторы стали более трехмерными что бы сохраняя размерности увеличить плотность.
сейчас вплоть до компенсации на уровне САПР