Идея заключается в том, чтобы экспортировать (декларировать) интерфейс и объекты могут подключаться именно через этот интерфейс.
В IDE для WxWorks можно прямо мышкой включать\выключать\настраивать компоненты системы. Соответствующие модули и их зависимости тоже описаны на каком-то языке разметки(сейчас не вспомню уже)
-пара регистров EntryLo0/1 — приходится ворочать сразу двумя страницами;
-двойной вызов TLB Refill после промаха по таблицам страниц;
-сегменты памяти — тут у нас кэш, тут не кэш, здесь через MMU, а тут сразу физика. Зачем?
-2 регистра Context и EntryHi — в обоих лежат адреса исключения TLB. Есть еще BadVaddr примерно с тем же содержимым. Это просто странно, зачем плодить столько сущностей.
Может есть какие-то трюки, что это все не вызывало такое отторжение, но мне они неизвестны.
off/ из трех процов, что у меня есть(комдив64\mips42kc\cortex-a8) — проще всего было отладить arm
Автор уже упоминал несколько российских компаний, занимающихся даже RISC-V процессорами, в одной из своих статей. Названий, простите, не помню, но можно поискать. Не говоря уже о Байкале, Элвисе и других
Неужели у MIPS появится документация качества infocenter.arm.com? Начнут выпускаться дев-борды в ассортименте? И НИИСИ наконец-то пропихнет в OpenOCD поддержку MIPS64?
Просто взять побольше не получится, нужно все равно как-то проанализировать потребности программы. Хоть через раскрашивание стека, хоть любым другим способом из этой статьи или из комментов к ней.
В эту конструкцию транслировалось выражение (while a--).
Зачем во 2ой функции[...]
Поменяйте оптимизацию на O2. Код будет больше, но будет 1 условный переход и один цикл. volatile модификатор тоже заставляет компилятор делать лишнюю, по мнению программиста, работу.
Есть, они прописаны в атрибутах страниц\секций. Как собственно и у MIPS в регистре EntryLo в поле С. Тут я про сегменты KSEG0\1\2.
Книга хорошая, подсматриваю туда.
Собственно, я не джедай по mips, и наверное просто не умею его готовить.
-двойной вызов TLB Refill после промаха по таблицам страниц;
-сегменты памяти — тут у нас кэш, тут не кэш, здесь через MMU, а тут сразу физика. Зачем?
-2 регистра Context и EntryHi — в обоих лежат адреса исключения TLB. Есть еще BadVaddr примерно с тем же содержимым. Это просто странно, зачем плодить столько сущностей.
Может есть какие-то трюки, что это все не вызывало такое отторжение, но мне они неизвестны.
off/ из трех процов, что у меня есть(комдив64\mips42kc\cortex-a8) — проще всего было отладить arm
Неужели у MIPS появится документация качества infocenter.arm.com? Начнут выпускаться дев-борды в ассортименте? И НИИСИ наконец-то пропихнет в OpenOCD поддержку MIPS64?
В эту конструкцию транслировалось выражение (while a--).
Поменяйте оптимизацию на O2. Код будет больше, но будет 1 условный переход и один цикл. volatile модификатор тоже заставляет компилятор делать лишнюю, по мнению программиста, работу.