Pull to refresh

Comments 4

 но кажется что Verilog чуточку ближе по синтаксису к привычным императивным языкам (хотя это довольно обманчиво)

Дело привычки. VHDL происходит из семейства Pascal-подобных языков, среди них например императивные Pascal и Delphi. Verilog из C-подобных.

Мне самому он ближе к Паскалю кажется чем к C - бегины-енды, это всё :)

Хотя и паскаль и си от общего алгола происходят с его блочной структурой, просто фигурные скобочки где-то при переходе от BCPL появились.

Крутая штуковина :) пожалуй не грех мне и самому там попрактиковаться...

добавил в список полезных ссылок, спасибо!

Sign up to leave a comment.