На самом деле гистерезис не поможет сделать break-before-make т.к. на выходе компаратора с гистерезисом всё также будет только лишь один логический сигнал, управляющий ДВУМЯ ключами — один должен отключиться, а другой включиться и из-за разброса параметров транзисторов включение может случиться раньше отключения, что может привести к короткому замыканию питания на землю. Чтобы развести эти сигналы они должны управляться разными компараторами с разным гистерезисом, чтобы отключающий сигнал имел более «слабый» (короткий) гистерезис нежели включающий сигнал, чтобы включение произошло заведомо после отключения. Однако если мы пойдём в обратную сторону (с более высокого напряжения на более низкое), то теперь наоборот — средний ключ должен отключиться раньше. Можно сделать гистерезис более длинным в одну сторону и более коротким в другую на одном и том же компараторе?
> Примеры цен можно посмотреть на сайте Европрактиса вот тут.
вот как раз упоминаемый там ams отказался со мной работать :)
причём с франзуской конторой-посредником я подписал договор, получил триальную версию таннера (до того как их купил ментор) — её допустимо было использовать наряду со всякими калиберами и спектрами, но когда дошло до подписания NDA с ams они попросили описание чипа — я ответил, что это троичный чип и что его можно просто воспринимать как микс-сигнал на что они ответили нет, мы сейчас не планируем уходить в микс — досвидания :)
хм, On Semi 0.5um там ещё есть — мосис в январе 2020 последний заезд с ними сделал и всё — больше не планирует…
Проблема в том, что оно не даёт никакого «идеологического» преимущества в более логичных алгоритмах обработки чисел и расходы на железо там будут ещё выше, чем в троичности — так что четверичность проигрывает троичности по всем параметрам…
Ещё такой момент — стоит ли заморачиваться с зонами безопасности между областями срабатывания ключей?
Ведь даже у DG403 есть правило break-before-make — там они на железячном уровне гарантируют что переключатель сначала выключит один сигнал, а потом включит другой (у разных производителей это правда по разному реализовано — у кого-то дырка в диапазонах покрываемых напряжений как у меня, а у кого-то чисто временная задержка). Суть в том, что например для реализации троичного инкремента через селектор (функция OPN) вход N надо подключить к промежуточному напряжению, O к питанию, а P к земле — в результате например в момент перехода сигнала S от промежуточного напряжения к напряжению питания ключ на линии O отключится, а ключ на линии P включится (линия N будет оставаться отключенной) и если разбег параметров транзисторов будет неудачный, то может получится так, что ключ на линии P включится чуть раньше, чем отключится ключ на линии O, соответственно возникнет КЗ через 2 замкнутых аналоговых ключа между землей и питанием через общую линию C. Или этим можно пренебречь т.к. сопротивление ключа достаточно чтобы не пробиться напряжением питания при временном переходе через пограничное состояние?
Просто если делать такие «дырки» с использованием компараторов, то придется вводить 4 разных Vref вместо двух — т.е. не 1/3 и 2/3, а скажем 1/5, 2/5, 3/5 и 4/5 увеличивая количество компараторов на каждый селектор с двух до четырёх…
мне на самом деле компаратора одного типа будет достаточно — две штуки таких с порогом срабатывания 1/3 и порогом срабатывания 2/3 дадут два логических сигнала из которых можно получить сигналы управления тремя ключами, коммутирующими входы N, O и P
хотя буферная схема сама по себе не помешала бы тоже
По выходам я не стал сильно заморачиваться и просто сделал инверторы с транзисторами в 2 раза крупнее — кстати может быть это и есть первопричина тормозов — выходные каскады не прямо у площадки, а рядом со всей остальной схемой
А какое отношение к Булевой алгебре имеет сумматор?
В уравновешенной троичной системе +3 будет представлено как PO, а +2 — как PN, соответственно:
_PO
+
_PN
===
PNN или +9-3-1=+5
Считаете, что ничего не изменится? Ну значит я теряюсь в догадках…
> Работу вы, конечно, проделали титаническую.
Титаническая работа измеряется в часах — я ради интереса фиксировал потраченное на разработку чипа время и в момент заказа микросхемы у меня оказалось записанным ровно 80 часов (потраченных в свободное от основной работы время в течение месяца).
Просто режет и корпусирует — можно в разные корпуса запаковать (надо предоставить чертёж как бондить для каждого корпуса) и можно не всё паковать — я допаковывал потом через них же после того как первые микрухи протестировал (это правда доп.денег стоит). Пытался найти других паковщиков дабы удешевить, но большинство мои запросы просто игнорировали, а один ответил, что начинает работать только если цена заказа минимум $10K…
Вот троичный полный сумматор для одно-тритных аргументов плюс перенос:
Тут 14 троичных мультиплексоров — если использовать раздутый мультиплексор с защитными зонами, как в статье выше, это будет 46 транзисторов т.е. 644 транзистора — можно взять транзисторы с разными размерами в плечах — в этом случае троичный мультиплексор можно урезать до 30 транзисторов, а выкинув зоны безопасности в надежде, что временные КЗ не сильно повредят транзисторам, до 22 — то получится 308. Есть ещё возможность упростить некоторые мультиплексоры в сумматоре — там где два крайних входа имеют одно и тоже значение — 4 штуки слева внизу — то это уменьшит количество транзисторов примерно до 264 — всё равно в 6 раз больше, чем хотелось бы…
вот как раз упоминаемый там ams отказался со мной работать :)
причём с франзуской конторой-посредником я подписал договор, получил триальную версию таннера (до того как их купил ментор) — её допустимо было использовать наряду со всякими калиберами и спектрами, но когда дошло до подписания NDA с ams они попросили описание чипа — я ответил, что это троичный чип и что его можно просто воспринимать как микс-сигнал на что они ответили нет, мы сейчас не планируем уходить в микс — досвидания :)
хм, On Semi 0.5um там ещё есть — мосис в январе 2020 последний заезд с ними сделал и всё — больше не планирует…
именно
www.righto.com/2018/09/two-bits-per-transistor-high-density.html
но вычисления в четверичной системе делать бессмысленно ибо в двоичной всё равно будет компактнее…
Ведь даже у DG403 есть правило break-before-make — там они на железячном уровне гарантируют что переключатель сначала выключит один сигнал, а потом включит другой (у разных производителей это правда по разному реализовано — у кого-то дырка в диапазонах покрываемых напряжений как у меня, а у кого-то чисто временная задержка). Суть в том, что например для реализации троичного инкремента через селектор (функция OPN) вход N надо подключить к промежуточному напряжению, O к питанию, а P к земле — в результате например в момент перехода сигнала S от промежуточного напряжения к напряжению питания ключ на линии O отключится, а ключ на линии P включится (линия N будет оставаться отключенной) и если разбег параметров транзисторов будет неудачный, то может получится так, что ключ на линии P включится чуть раньше, чем отключится ключ на линии O, соответственно возникнет КЗ через 2 замкнутых аналоговых ключа между землей и питанием через общую линию C. Или этим можно пренебречь т.к. сопротивление ключа достаточно чтобы не пробиться напряжением питания при временном переходе через пограничное состояние?
Просто если делать такие «дырки» с использованием компараторов, то придется вводить 4 разных Vref вместо двух — т.е. не 1/3 и 2/3, а скажем 1/5, 2/5, 3/5 и 4/5 увеличивая количество компараторов на каждый селектор с двух до четырёх…
мне на самом деле компаратора одного типа будет достаточно — две штуки таких с порогом срабатывания 1/3 и порогом срабатывания 2/3 дадут два логических сигнала из которых можно получить сигналы управления тремя ключами, коммутирующими входы N, O и P
хотя буферная схема сама по себе не помешала бы тоже
А что такое VG1 и VG2?
В уравновешенной троичной системе +3 будет представлено как PO, а +2 — как PN, соответственно:
_PO
+
_PN
===
PNN или +9-3-1=+5
> Работу вы, конечно, проделали титаническую.
Титаническая работа измеряется в часах — я ради интереса фиксировал потраченное на разработку чипа время и в момент заказа микросхемы у меня оказалось записанным ровно 80 часов (потраченных в свободное от основной работы время в течение месяца).
Тут 14 троичных мультиплексоров — если использовать раздутый мультиплексор с защитными зонами, как в статье выше, это будет 46 транзисторов т.е. 644 транзистора — можно взять транзисторы с разными размерами в плечах — в этом случае троичный мультиплексор можно урезать до 30 транзисторов, а выкинув зоны безопасности в надежде, что временные КЗ не сильно повредят транзисторам, до 22 — то получится 308. Есть ещё возможность упростить некоторые мультиплексоры в сумматоре — там где два крайних входа имеют одно и тоже значение — 4 штуки слева внизу — то это уменьшит количество транзисторов примерно до 264 — всё равно в 6 раз больше, чем хотелось бы…