FPP через FPL: Ускоряем загрузку FPGA

[KeisN13]

Интересно к какому PCIe подключается данный девайс :)
А использование параллельной флеш, в данном случае было не возможно?

[paulig]

Я ждал вопрос про PCI :)

Вы имеете в виду т.н. CFI? Её можно было поставить, PFL поддерживает. Но мы хотели сохранить возможность простой прошивки флеша, но не через JTAG. EPCQ для записи требует всего 4 пина… и алгоритм его записи уже реализован в IP core от Intel/Altera.

[bugdesigner]

Cyclone IV GX не поддерживает режим AP (Active parallel), то есть использовать параллельную флеш напрямую нельзя.

[KeisN13]

Ответ достаточно исчерпывающий. Спасибо.
Забыл отметить — хорошая статья.

[paulig]

cpld — это вынужденная мера, да

[kola73]

Я прочитал до конца :-)
Вероятно опечатка: "FPP (Fast Passive Serial) — это пассивный режим..."
скорее всего должно быть: FPP (Fast Passive Parallel)

[paulig]

спасибо! исправил

[Space_Cowboy]

Недавно возникла задача — ускорить загрузку FPGA.

Так и ради чего такие старания?

[paulig]

PCIe требует, чтобы устройство было готово не позднее, чем 100 мс

См. read.pudn.com/downloads166/ebook/758109/PCI_Express_CEM_1.1.pdf
Figure 2-10, Tpvperl

Ну и в документации по Cyclone IV, как следствие, рекомендуют

For Cyclone IV GX devices to meet the PCIe 100 ms wake-up time requirement, you must use passive serial (PS) configuration mode for the EP4CGX15/22/30 devices and use fast passive parallel (FPP) configuration mode for the EP4CGX30F484 and EP4CGX50/75/110/150 devices.

www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyclone4-handbook.pdf
Page 1-10