nanoFOX — простое RISC-V совместимое ядро

[@FForth]

Знакомы ли Вы с направлением «Forth» CPU и какое мнение по этому подходу?
Проекты с Github:
A Forth CPU and System on a Chip, based on the J1, written in VHDL
N.I.G.E.-Machine

Extreme FORTH
и др. проекты.

P.S. Есть и такой проект на базе Форт процессора в FPGA Gameduino

[@Dmitriy0111]

Здравствуйте, про Forth CPU что то слышал, но на практике не пробовал, поэтому сказать пока что ничего не смогу.

[@Inanity]

Крайне интересует отладка всего этого хозяйства на различных ПЛИС. Очень хочется по-человечески дебажить код в Eclipse + openOCD. Собственно говоря нужен некий HDL debug module с JTAG интерфейсом.

[@Dmitriy0111]

Здравствуйте, да как раз задумывается JTAG отладчик, описание которого ведётся в соседнем репозитории: https://github.com/Dmitriy0111/JTAG_debug .

[@pvvv]

В сравнение веток ядер добавьте, пожалуйста, сколько логики занимает каждое, без периферии.

[@Dmitriy0111]

Спасибо за предложение. Добавил в статью.

[@pvvv]

ну так немало, если сравнивать с какими-нибудь оптимизированными под fpga niosами.
с другой стороны понятно, что 32 регистра по 32 разряда сразу 1024 триггера отъест.

Конвееризация по максимальной рабочей частоте в ПЛИС какой-нибудь выигрыш даёт?

[@Dmitriy0111]

Здравствуйте! Пока ещё не успел сравнить с другими soft ядрами, но это в планах. Плюс надо проводить оптимизацию ядра.

[@pvvv]

как соберетесь, дайте знать, тоже интересно было бы допилить habr.com/ru/post/433342 до набора инструкций минимальных 00_simple_risc_v_cpu/01_simple_risc_v_cpu_lwsw и посравнивать.

[@UA3MQJ]

Сколько ресурсов ПЛИС занимает в минимальной комплектации, без гидроусилителя и стеклоподъемников?

[@Dmitriy0111]

Добавил в статью.

[@proninyaroslav]

Мне интересно насколько RISC-V фрагментирован (или подвержен этому) в сравнении с ARM и с чего лучше начать новичку: ARM или RISC-V?

[@Dmitriy0111]

Здравствуйте! Смотря что Вы хотите делать с ARM или RISC-V? Нельзя забывать о MIPS Open (https://www.mipsopen.com/), где есть много интересной информации, но соответственно по MIPS. Можете посмотреть в сторону SchoolMIPS (https://github.com/MIPSfpga/schoolMIPS) или других ядер (опять же смотря что Вам интересно).

[@mpakep]

Для Xilinx планируете делать? Столкнулся с задачей разработки хочу попробовать RISC-V и выбираю ядра. Ваше бы хорошо подошло. Разработка все еще актуальна?

[@Dmitriy0111]

Здравствуйте! Его можно и сейчас попробовать использовать для Xilinx, но у него нет axi интерфейса. Я бы посоветовал посмотреть в сторону другого riscv ядра Orca от VectorBlox (ибо сам пробовал с ним работать), достаточно интересное ядро, правда написано на vhdl.