Gudd-Head 30 мая в 16:50Создание и отладка модулей на языке Verilog (VHDL) в Matlab SimulinkУровень сложностиПростойВремя на прочтение10 минКоличество просмотров2.1KFPGA*Ненормальное программирование*Matlab*ТуториалRecovery ModeВсего голосов 8: ↑8 и ↓0+10Добавить в закладки20Комментарии3
mozg37 30 мая в 18:51Забавно. Код он сгенерил так себе - но я видел как контроллер блдс мотора так же из кубиков сгенеренный работает - фантастика да и только. Попытаюсь по сему мануалу регулятор какой нибудь сотворить.
Gudd-Head 30 мая в 19:08Показать предыдущий комментарийВ коде он генерирует очень много лишнего, да. Но это лишнее не выливается в дополнительные занятые ресурсы. Что там контроллер BLDC, у меня когерентный приёмник с АЦП на 300 Msps из кубиков сгенеренный крутится))
mozg37 30 мая в 19:17Показать предыдущий комментарийЯ как раз пытаю когерентный прием и пришел к выводу что надо через матлаб начинать.
Создание и отладка модулей на языке Verilog (VHDL) в Matlab Simulink