Huawei заявила о разработке ПО для производства чипов размером до 14 нм

[vadimbudnyaev]

А как EDA привязана к размеру транзистора? Почему до 14 нм? Может журналист блумберг что-то не понял и речь о PDK под китайский техпроцесс, который они хотят подружить с разрабатываемым EDA?

[iBuilder]

С уменьшением норм нужно менять математику анализа, возможно тут как раз такой случай, когда математика от больших топологий не работала для меньшей и разрабатывали новую математику. Например - с уменьшением топологии растут размерности задач анализа и старые алгоритмы начинают тормозить, так-же с уменьшением норм растут всякие паразитные эффекты, которые ранее не учитывали, а с уменьшением норм их нужно начинать учитывать.

[andy_p]

В топологиях с меньшими размерами появляются новые правила и ограничения, которых не было до этого. Поэтому необходимо заметно менять програмы топологического синтеза и верификации.

[vadimbudnyaev]

Я понимаю, что задачи проектирования усложняются по мере уменьшения техпроцесса. Однако, EDA - это сложный программный пакет, отдельные части которого (в т.ч. инструменты отвечающие за синтез, верификацию, симуляцию) могут и должны совершенствоваться и после выхода в свет. Именно поэтому я не понимаю ограничение в 14 нм в подобном заявлении. Мне кажется, такая ТНК, как Huawei, способна организовать разработку и поддержку EDA, в перспективе конкурирующую на равных с Synopsis и Cadence, и по логике должна заявлять именно это. Другое дело - физическое производство чипов, в котором Китай существенно уступает мировым лидерам. И ограничения могут быть связаны именно с этим.

[andy_p]

Современную систему проектирования сделать крайне сложно. Для этого надо иметь многолетний опыт разработки как у Синопсиса и Кейденса. Хуавей таким опытом не обладает.

[vadimbudnyaev]

Следуя такой логике, Хуавей не обладает опытом и для создания EDA для проектирования чипов до 14 нм. Однако, заявление о создании такового прозвучало. Вот я и пытаюсь понять, что побудило озвучить именно 14 нм. Пока что аргументы о невозможности создать (или хотя бы заявить о создании) EDA для более современных норм сводятся к тому, что это сложно/там ограничения/там другая (неведомая китайцам) математика. Конкретики нет. Моя версия о том, что ограничение связано с отставанием китайских фабов, пока звучит более правдоподобно.

[iBuilder]

Я-же вам ответил, что 1) на 14 нм скорее всего начали проявляться физические эффекты, поторые ранее можно было не учитывать. Быстро отладить сложный математический софт невозможно, Синопсис и Кейденс в этом варится не одно десятиление, а Хуавей - недавно сюда влез, поэтому дело не в "неведомой математике", а в том, что её нужно довести до ума в реализации, всё протестировать и проверить - это время и хороший кусок работы, даже если "подглядывать" в чужую реализацию.

2) размерность задач сильно расчёт, нужно оптимизировать старые алгоритмы - это тоже время на разработку. Где-то читал воспоминания 90-х годов, тогда считали что в принципе невозможно будет оттестировать читы больше пару млн ьранзисторов, мол размерность и сложность задачи такая,что невозможно всё обсчитать,. Но придумали новые алгоритмы и подходы, как видите.
Ну а то, что Китай отстает по "железу" - так никто не спорит, ну и что, 14 нм они переходят уже и ни хотят иметь свой софт, что-бы им нельзя было заблокировать всю отрасль запретив работать с заподным софтом.

[vadimbudnyaev]

Спасибо, ваш более развернутый комментарий меня больше убедил. Действительно, я не занимался разработкой подобного софта, а лишь работал в нём (и то не с такими тонкими нормами), поэтому не могу адекватно оценить трудоёмкость создания тех или иных инструментов.

[iBuilder]

Извиняюсь за очепятки - в спешке писал, не перечитал написанное.

[andy_p]

Да, там в алгоритмах другая математика.