KeisN13 4 мар 2021 в 18:26

Новостной дайджест событий из мира FPGA/ПЛИС — №009 (2021_02) + FPGA конференция

5 мин

2.2K

ПЛИСкульт привет, FPGA хаб.

Мы продолжаем держать вас в курсе последних событий из мира программируемой логики и решили немного пересмотреть формат дайджеста. Мы добавили категории, чтобы было проще искать. Под катом вы найдете: статьи, новости, анонсы, вебинары, вакансии, а еще информацию по конференции FPGA разработчиков

Вебинары

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 — Ввод проекта и моделирование :: В этот четверг, 25 февраля, в 17:00 Мск состоится вебинар для специалистов по проектированию кода для ПЛИС…
Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом :: FPGA — почему архитектура имеет значение? Вы – инженер, занимающийся вопросами машинного зрения, или разработчик систем с искусственным интеллектом? Наверняка вы хотите знать, почему полезно использовать ПЛИС или СнК от Xilinx для решения ваших задач.…
Функциональная верификация пересечения тактовых доменов (CDC) :: ALINT-PRO предоставляет мощные средства для статического анализа и валидации пересечений тактовых доменов(CDC). Он извлекает и проверяет тактовые деревья и тактовые домены, применяя топологические методы сопоставления шаблонов для проверки правильности проектных структур на границах тактовых доменов. Однако статичес…
Воркшоп Libero SoC Flash-FPGA :: Многие приложения имеют ограниченный бюджет мощности, либо потому, что изделие имеет батарейное питание, либо из-за проблем с рассеванием мощности при малом формфакторе изделия. Например, многие промышленные камеры выпускаются в корпусах размером 29 х 29 мм. При этом в изделиях может быть много вещей, которые греютс…
Вебинар: все что нужно знать о массивах в SystemVerilog :: Компания Doulos в партнерстве с компанией Synopsys приглашает 10 февраля к участию в вебинаре под названием «Everything You Need to Know about SystemVerilog Arrays». Примеры кода можно будет собственноручно попробовать запустить в Synopsys VCS, а такж…
RVfpga — курс по архитектуре микропроцессорных систем :: Imagination к 2020-му году подготовила переосмысление курса MIPSfpga. Теперь сердцем курса станет Western Digital’s SweRV EH1 Core. …
FPGA Воркшоп :: ECE Department IIIT Delhi проводит двухдневный онлайн воркшоп для всех желающих. Сначала пройдет введение в программу MTech ECE, предлагаемую на IIITD, а затем практический семинар по ПЛИС с использованием программного обеспечения Xilinx Vivado WebPack Edition.
Три вебинара по Intel Agilex FPGA :: Серия бесплатных вебинаров от Intel, состоящая из трех частей, познакомит вас с новыми 10-нм ПЛИС Intel Agilex и поможет выбрать подходящее устройство в семействе.…

Новинки

Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx :: Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки.…
SWA (single wire aggregation) — изумительный, волшебный и потрясающий :: Многие современные аппаратные комплексы содержат несколько печатных плат. Зачастую возникает задача передавать данные с одной платы на другую. Как правило такие «межплатные» сигналы являются относительно низкоскоростной передачей данных через контакты ввода-вывода (GPIO) или последовательные интерфейсы, к…
Xilinx FPGA Playground :: Хотите изучать ПЛИС, но не знаете, с чего начать? Для вас есть хорошая новость! Xilinx, в партнерстве с Crowd Supply и Digilent раздают двадцать отладок Digilent Basys 3 на FPGA Xilinx Artix-7, книгу WTFPGA, чтобы вы начали работу, и доступ к онлайн-семинару с профессиональными инструктор…
QuickSilicon приглашает к участию в хакатоне :: Компания QuickSilicon вновь приглашает всех желающих к участию в хакатоне. Платформа QuickSilicon продолжает активно развиваться, наращивая функционал для проведения соревнований и собеседований с использованием HDL, на текущий момент уже поддерживаются такие языки как Verilog, SystemVerilog и VHDL…
RV64X: бесплатный GPU RISC-V с открытым исходным кодом :: Группа энтузиастов разработала графический процессор (GPU) RV64X на базе RISC-V. В рамках разработки предложен новый набор векторных инструкций, которые заточены под задачи 3Д графики. Данный GPU может быть реализован на FPGA и ASIC. Дизайн разрабатывается с учетом возможности масштабирования
Релиз GHDL 1.0.0 :: После почти 20 лет разработки GHDL (симулятор FOSS VHDL, а теперь еще и синтезатор) достиг версии релиза 1.0.0. GHDL — это анализатор с открытым исходным кодом, компилятор, симулятор и (экспериментальный) синтезатор для VHDL. …

Статьи

Что делать, когда Zynq не загружается :: В блоге Адама Тейлора появилась новая заметка, в которой он рассматривает ситуации в которых Zynq по тем или иным причинам не загружается и дает несколько советов по выявлению неисправности
Профилирование примера выполнения нейросети из репозитория Vitis-AI на ZCU104 :: В состав Vitis-AI (#vitisai) входит программа для профилирования «vaitrace». В видео https://youtu.be/vGu4aaXh6KA показаны необходимые действия для запуска примера с профилированием. Используется Vitis 2020.2 и #ZCU104.…
Вышел видео обзор: Библия программиста VHDL :: Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL…
Xilinx — Инфолист #01-2021 :: Уважаемые коллеги! Сегодня очень просто «утонуть» в море доступной информации и, как правило, она распределена по множеству различных источников, что не всегда позволяет быстро найти необходимый контент. Мы сделали для вас выжимку в виде информационного листа, который содержит в се…
Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2 :: На конференции FPGA-Systems 2020 был представлен доклад «Особенности реализации RTL и Vivado HLS kernel для ускорителей ALVEO» в котором был представлен учебный пример собранный с использованием Vitis 2020.1. В системе разработки Vitis 2020.2 несколько изменился состав проектов и порядок работы и это потребовало изменение примера.
Разработка процессора на базе архитектуры RISC-V :: В данной заметке вы найдете описание, что же такое RISC-V, почему на сегодняшний день эта такая актуальная и важная тема в сообществе разработчиков микропроцессорных систем. В заметке представлены пояснения к базовым специф…

Стримы

Вакансии

Конференция FPGA разработчиков

Конференции по FPGA за рубежом проходят достаточно часто, по крайней мере 3-4 раза в год, что нельзя сказать про отечественный сегмент. Ребята вот из этого проекта организуют конференцию по FPGA тематике, которая пройдет в Москве 24 апреля, также будет онлайн трансляция мероприятия. Участие в конференции бесплатное.

В этом году вас ждут: