Как стать автором
Поиск
Написать публикацию
Обновить
-5
0
Gudd-Head @Gudd-Head

Инженер-схемотехник-ПЛИСовод

Отправить сообщение

Создание и отладка модулей на языке Verilog (VHDL) в Matlab Simulink

Уровень сложностиПростой
Время на прочтение10 мин
Количество просмотров2.3K

Что если я скажу, что можно создать прошивку для ПЛИС на языке Verilog (VHDL), не написав ни одной строчки кода?

Читать далее

Информация

В рейтинге
1 349-й
Откуда
Санкт-Петербург, Санкт-Петербург и область, Россия
Зарегистрирован
Активность