Обновить
22
0
Андрей Жадан@az013

Разработчик FPGA

Отправить сообщение

Введение в ПЛИС: 2. Языки описания аппаратуры

Уровень сложностиПростой
Время на прочтение20 мин
Охват и читатели5.1K

Вторая глава из цикла "Введение в ПЛИС". В ней мы переходим от общих понятий к практике — начинаем изучать язык Verilog, его базовые конструкции и принципы проектирования. Материал остаётся доступным для новичков, но потребует больше внимания к деталям.

Читать далее

Введение в ПЛИС: 1. Что такое ПЛИС

Уровень сложностиПростой
Время на прочтение9 мин
Охват и читатели17K

Первая глава из цикла "Введение в ПЛИС". В ней мы попытаемся разобраться в том, что вообще из себя представляют программируемые логические интегральные схемы, какие бывают типы, вспомним историю развития ПЛИС. Также попробуем понять, чем они отличаются от других интегральных схем, в чем преимущества и недостатки. Обсудим в общих чертах, как с ними работать, кто является основными игроками на рынке программируемой логики. Данная статья носит обзорный характер и не требует специфических знаний.

Читать далее

Введение в ПЛИС: Содержание курса

Уровень сложностиПростой
Время на прочтение9 мин
Охват и читатели7.9K

Цикл статей посвящен изучению базовых принципов работы с ПЛИС. Данная статья включает в себя оглавление с ссылками на последующие публикации и введение курса. Последующие статьи будут раскрывать отдельные темы курса, возможно, также появятся вспомогательные статьи по разбору проектных заданий и сборник материалов профессионального уровня.

Читать далее

Введение в ПЛИС: Материальное обеспечение курса

Уровень сложностиПростой
Время на прочтение10 мин
Охват и читатели6K

В рамках подготовки курса "Введение в ПЛИС" были отобраны несколько относительно недорогих, но функционально разносторонних плат. Здесь я бы хотел рассмотреть возможности, которые они дают в плане обучения студентов.

Читать далее

Информация

В рейтинге
Не участвует
Откуда
Ростов-на-Дону, Ростовская обл., Россия
Дата рождения
Зарегистрирован
Активность

Специализация

Разработчик FPGA
Ведущий
От 150 000 ₽
FPGA
Verilog HDL
SystemVerilog
Схемотехника
C++
C
Linux
Git
Python
Английский язык