Временное согласование сигналов в печатной плате

[AbitLogic]

Спасибо за статью, был случай в прошлом году нарисовали плату с требованием SPI запустить на 50Мгц, но из-за разной длины дорожек CLK и MISO выяснилось что внешнее АЦП не успевает тупо в клок мастера, пришлось снижать частоту, обвинили, конечно программиста, говорят мог бы сделать программный SPI, где это учесть, вместо того чтобы плату нормально развести

[Jban]

Спасибо, годная статья! Примеров реальной топологии и результатов симуляций маловато конечно, однако полезные идеи почерпнуть можно.
Но с другой стороны за спиной стоят вот такие китайские приколы, которые у народа без проблем работают.

Эталон, вершина, дистиллят Signal Integrity!