Чип размером с приусадебный участок

[DmitryKolosov]

Проверять в тестовом стенде или проверять на тестовом стенде?

Из чувака (человека уважающего американскую культуру) в нео-луддита и, скажем прямо, помехи неограниченной экспансии финансового капитала за [всего] сорок лет.

Золотая долина лето 1986?

[YuriPanchul]

Не совсем понял вашу мысль. Вы хотите сказать что в генерируемый ИИ код смотреть не надо?

[PeeWeee]

just verify it in the functional testbench and check the metrics, area and frequency

Разве при таком подходе случай с фифо на тысячи транзакций не будет легко отловлен?

instead of a 13-deep FIFO created 16-deep, and for a 20-deep FIFO created 32-deep FIFO

Обучалась (в том числе) на коде для fpga - подавляющее большинство таких фифо там будет на lutram, и подобная замена будет бесплатна, может даже с микроскопическим плюсом.

Рисунок супер :)

[YuriPanchul]

Пардон, но в ASIC если это делать по всему чипу, то прибежит начальница и скажет "ты чего, совсем офигел? Мы тут всеми силами пытаемся избежать жидкостного охлаждения, а ты флип-флопами разбрасываешься как не в себе". У меня был ровно такой случай в Juniper Networks.

[NutsUnderline]

а у ИИ - не было, не научился

[faIke5]

Я вчера на домашнем сервере диски менял, дабы ускорить работу по переборке массивов mdadm и коррекции таблицы разделов запросил у дипсика наборы команд уточнив что важно сохранить данные в целостности. Через пару генераций китаец об этом нюансе благополучно забыл и если бы я делал по обезьяньи не думая получил бы снос инфы. Меня спасло то, что я использовал его мануал исключительно что бы не вспоминать семантику и названия команд. Понимая при этом на каждом шаге что произойдет.

[Brak0del]

“You should not look into the code AI generated; just verify it in the functional testbench and check the metrics, area and frequency.”

Вроде Anthropic и OpenAI готовятся к IPO в этом году. Так что у проповедников ИИ могут быть свои причины для таких высказываний. До IPO смотреть в генерируемый код слишком пристально должно быть не модно, чтобы не испортить оценки стоимости уважаемым джентльменам, а после это будет уже не важно.

[shooter2k]

Я мало что понимаю, в создании кода для FPGA, но красной нитью через многие посты автора проходит мысль: "LLM плохо пишет RTL код". Мне кажется (но это только лично мое мнение), что нужно просто подождать...

[not-allowed-here]

туту в другом проблема ASIC да и FPGA - это другой подход к концепции программирования в первую очередь - это сильно бьет по "навыкам" LLM - они заточены под классические модели (с последовательным выполненеием "инструкций") и им очень трудно работать с тем что все работает одновремено и выполняется полностью парраллеьно - это требуется отдельно конретизирвоать для LLM чтобы они об этом не забывали....

Правильный тюнинг навыков и закрепеление Правил - позволяте сильно улучшить результаты, но я пока только балуюсь....

[DmitryZlobec]

Все хотел вопрос задать, а как дела обстоят с верификацией? Там-то вроде нет проблем в очередями и триггерами. Мне кажется LLM вполне способно заменить верификаторов, а это достаточно существенная сумма бюджета разработки чипа. )))

[xSVPx]

Главное, чтобы он не поддакивал. Ну т.е. легко можете получить результат "да у вас тут всё ок" без проведения каких-либо проверок...