Развитие полупроводниковой индустрии подошло к критической точке, когда классические методы масштабирования транзисторов практически исчерпали свой потенциал. Внедрение транзисторов с круговым затвором (GAA) и перенос сетей распределения питания на обратную сторону кристалла (BS-PDN) позволили временно снизить токи утечки и минимизировать падение напряжения на нанометровом уровне (прошлая статья). Однако эти инновации не способны устранить фундаментальное физическое ограничение современной микроэлектроники - межкомпонентный барьер передачи данных. На внутрикристальные электрические соединения сегодня приходится более 80% всего энергопотребления высокопроизводительных многоядерных процессоров. Рост тактовых частот и плотности проводников ведет к лавинообразному увеличению паразитного сопротивления и емкости медных линий, провоцируя критический перегрев и заставляя разработчиков отключать до половины ядер современных чипов во избежание теплового пробоя (явление "темного кремния"). Более того, на скоростях передачи 200 Гбит/с на линию дальность стабильной работы медных кабелей падает ниже 3 метров, делая невозможным прямое электрическое объединение стоек в центрах обработки данных без колоссальных задержек и искажений сигнала. Современные вычислительные платформы ИИ больше не ограничены скоростью вычислений (compute-bound) - они полностью ограничены пропускной способностью памяти (memory-bound), когда графические процессоры простаивают в ожидании сканирования кэша ключей и значений (KV-cache). Решением этой системной проблемы становится переход к гибридным электрооптическим архитектурам, в которых медные дорожки заменяются оптическими волноводами, а программно-аппаратное управление перекладывается на микроядерные операционные системы, обеспечивающие строгую изоляцию распределенных ресурсов.

Конвергенция микроядерной архитектуры и оптического транспорта данных

Традиционные сетевые топологии на чипе (NoC), построенные на базе медных шин и пакетных маршрутизаторов, при увеличении числа ядер сталкиваются с экспоненциальным ростом задержек на арбитраж и буферизацию. В программно-аппаратной плоскости усложнение архитектуры System-on-Chip (SoC) требует внедрения виртуализационных слоев и микроядерных операционных систем реального времени, способных жестко изолировать разнородные вычислительные задачи и исключить влияние сбоев в пользовательских приложениях на критически важные системные процессы. Примером успешного внедрения такой изоляции является микроядерная операционная система QNX (сертифицированная по наивысшему стандарту безопасности ISO 26262 ASIL D), управляющая распределенными вычислениями в ADAS-контроллерах современных автомобилей.

В перспективных процессорах концепция микроядра переносится непосредственно на уровень топологии кристалла. Чип трансформируется в распределенное множество физически изолированных микроядер (вычислительных чиплетов), интегрированных на единой оптической подложке (интерпозере). Микроядерная операционная система в такой архитектуре взаимодействует с кремнием на уровне аппаратных микросервисов, распределяя задачи между оптически связанными блоками.

Главным препятствием для внедрения программных микроядер всегда выступала высокая латентность межпроцессного взаимодействия (IPC), требующая постоянного переключения контекста процессора и копирования данных между изолированными адресными пространствами. Интеграция оптических сетей на чипе (ONoC) решает эту проблему на аппаратном уровне. Оптический транспорт позволяет осуществлять прямое аппаратное межпроцессное взаимодействие (hardware-accelerated IPC) со сверхнизкой задержкой с помощью удаленной прямой записи в память (RMA/RDMA) и интеллектуального механизма прямого впрыска кэша (Smart Data Cache Injection, SDCI) без участия программного стека ядра и промежуточной буферизации. Физическим фундаментом этой интеграции выступает оптическая сеть на чипе, где вместо электрических импульсов передача данных осуществляется световыми волнами различных частот с использованием технологии спектрального уплотнения (Wavelength Division Multiplexing, WDM).

Стратегические дорожные карты полупроводниковых гигантов

Флагманы микроэлектронной индустрии синхронизировали свои планы по выводу систем кремниевой фотоники на стадию массового коммерческого производства. Это связано с тем, что дальнейшее масштабирование ИИ-кластеров упирается исключительно в пропускную способность коммуникационных интерфейсов.

TSMC: интеграционная платформа COUPE

Тайваньский контрактный производитель TSMC определил платформу COUPE (Compact Universal Photonic Engine) как ключевой элемент своей стратегии развития упаковки чипов для ИИ-вычислений. COUPE базируется на трехмерном стекировании SoIC-X, позволяющем монтировать электронный управляющий чип (EIC), выполненный по энергоэффективному 65-нм техпроцессу, непосредственно на фотонный интегральный кристалл (PIC) методом прямого гибридного соединения меди (hybrid bonding) без использования микровыступов (microbumps). Это сокращает расстояние между оптическими модуляторами и управляющими транзисторами до минимума, снижая паразитное сопротивление интерфейса и обеспечивая двукратное улучшение энергоэффективности при десятикратном снижении задержек по сравнению с классическими съемными трансиверами.

Параметр платформы COUPE

1-е поколение (COUPE 1.0)

2-е поколение (COUPE 2.0)

3-е поколение (COUPE 3.0)

Форм-фактор / Тип интеграции

Съемный модуль OSFP

Ко-пакетированная оптика (CPO) на подложке CoWoS

Оптический интерпозер (CPO-on-Interposer)

Пропускная способность

1.6 Тбит/с

6.4 Тбит/с

12.8 Тбит/с

Затухание в волноводах

Кремниевые волноводы: 0.67 дБ/см

Нитрид-кремниевые волноводы: 0.21 дБ/см

Улучшенная оптическая связь и сборка

Период квалификации / Выпуска

2025 год (верификация)

Вторая половина 2026 года (массовый выпуск)

Exploratory-фаза (разработка концепта)

Стартовые заказчики

Модульные вендоры

AMD, NVIDIA (Rubin Ultra)

Перспективные ИИ-архитектуры

NVIDIA: переход от меди к оптическому интерфейсу NVLink

В рамках Computex 2026 исполнительный директор NVIDIA Дженсен Хуанг представил детальную дорожную карту перехода межчиповых соединений от меди к свету. Традиционные медные кабели будут оставаться доминирующим решением для локальных соединений внутри одной стойки в архитектуре Rubin (массовое производство во второй половине 2026 года). Однако в архитектуре Rubin Ultra (запланированной на вторую половину 2027 года) компания внедряет CPO-интерфейсы для масштабирования систем до уровня суперузлов NVL576.

Суперузел NVL576 объединяет 8 серверных стоек общей шириной около 5 метров в единый логический графический процессор с пропускной способностью межчипового интерфейса NVLink 6 до 3.6 Тбайт/с на один ускоритель. Поскольку длина медных активных электрических кабелей (AEC) на частотах передачи 200 Гбит/с ограничена физическим пределом в 3 метра, прямое медное соединение стоек становится невозможным. Начиная с Rubin Ultra, межстоечные соединения переводятся на оптические чиплеты со встроенной оптикой. Согласно заявлению руководства NVIDIA, следующее поколение архитектуры (кодовое имя Feynman, планируемое на 2028 год) перейдет на коммутаторы NVLink 8, полностью построенные на технологии CPO. Для обеспечения этого перехода NVIDIA инвестировала 4 млрд долларов в компании Coherent и Lumentum с целью гарантирования поставок лазерных диодов на базе фосфида индия (InP).

Samsung: вертикально интегрированное фотонное производство

На конференции OFC 2026 полупроводниковое подразделение Samsung Foundry анонсировало запуск открытой платформы кремниевой фотоники на базе 300-мм пластин. Стратегический план Samsung предусматривает выпуск оптических двигателей (OE) на основе термокомпрессионного (TC) соединения в 2027 году, переход на гибридное межчиповое соединение (hybrid bonding) в 2028 году и запуск комплексных контрактных услуг CPO "под ключ" (turnkey CPO services) в 2029 году. Samsung позиционирует себя как единственного на рынке вертикально интегрированного поставщика, способного одновременно производить высокоскоростную память HBM4, логические ИИ-ускорители, осуществлять их передовую упаковку и оснащать кристалл собственными оптическими интерфейсами на единой производственной площадке.

Marvell: интеграция платформы Photonic Fabric от Celestial AI

В феврале 2026 года Marvell Technology завершила стратегическую сделку по поглощению стартапа Celestial AI стоимостью 3.25 млрд долларов. Главной целью приобретения стала интеграция технологии Photonic Fabric в коммутационную экосистему Marvell (включая стандарты UALink и Ultra Ethernet). Celestial AI разработала уникальный оптический интерфейсный чиплет, использующий германиевые электроабсорбционные модуляторы (SiGe EAM), работающие на основе эффекта Франца-Келдыша. Эти модуляторы сочетают в себе термическую стабильность классических интерферометров Маха-Цендера (MZM) и пространственную компактность микрокольцевых резонаторов (MRM), обеспечивая рекордную плотность оптических портов - более 1.6 Тбит/мм². Платформа Celestial AI позволяет передавать терабитные потоки данных напрямую в любую точку вычислительного кристалла (3D-интеграция сверху на кристалл, а не только по периметру кристалла), снижая энергопотребление интерфейса до 2.4 пДж/бит и задержку до уровня менее 150 нс на расстояниях до 50 метров.

Intel: чиплет оптического ввода-вывода OCI

На Hot Chips 2024 и OFC 2024 группа интегрированных фотонных решений Intel продемонстрировала рабочий прототип оптического чиплета OCI (Optical Compute Interconnect), соединенного непосредственно с процессором Intel Xeon. OCI представляет собой гибридный кристалл, обеспечивающий двунаправленную передачу данных со скоростью 4 Тбит/с по 64 каналам (32 Гбит/с на канал в каждом направлении). Уникальность архитектуры Intel OCI заключается в интеграции на фотонной интегральной схеме (PIC) массива кремниевых DWDM-лазеров и оптических усилителей. Это устраняет необходимость во внешних источниках излучения и устраняет необходимость использования дорогостоящего поляризационного волокна, позволяя применять стандартное одномодовое оптоволокно SMF-28, невосприимчивое к механическим вибрациям корпуса. Заявленная энергоэффективность чиплета составляет менее 3 пДж/бит при задержке менее 10 нс (без учета времени прохождения света по оптоволокну).

Экспериментальные подтверждения и лабораторные испытания

Параллельно с разработками промышленных гигантов, исследовательские центры и специализированные стартапы провели серию успешных испытаний полностью оптических вычислительных и коммутационных платформ.

Лабораторные тесты и референсные системы Lightmatter

Американский стартап Lightmatter успешно продемонстрировал работу активного оптического интерпозера Passage M1000 EVK площадью 4000 мм². Данная платформа использует технологию сквозной литографической сшивки ретикул (cross-reticle stitching) для создания единой оптической волноводной матрицы, на которой могут быть размещены до 48 сторонних гетерогенных чиплетов (ЦП, ГП, модулей памяти). Встроенная в интерпозер твердотельная оптическая коммутационная матрица обеспечивает динамическую маршрутизацию сигналов со скоростью до 114 Тбит/с при энергоэффективности оптических линий 1.9 пДж/бит. В 2026 году компания защитила патенты на интеграцию электрических интерфейсов стандарта UCIe-AP (Advanced Package) непосредственно в фотонные плитки. Это позволяет сопрягать любые UCIe-совместимые чиплеты со световодами без изменения их топологии.

Пилотные испытания вычислительных лезвий Envise (состоящих из 16 фотонных процессоров, выполняющих перемножение матриц непосредственно в оптическом домене за счет прохождения света через интерферометры) показали производительность на уровне 65.5 TOPS при энергопотреблении всего 78 Вт. Система продемонстрировала снижение общего энергопотребления на 54% по сравнению с эквивалентным сервером на базе NVIDIA A100.

Испытания оптических чиплетов Ayar Labs

Компания Ayar Labs провела пилотные испытания коммерческого оптического чиплета TeraPHY, интегрированного в единый корпус с ПЛИС Intel Agilex 7 посредством упаковочного моста EMIB. Кристалл TeraPHY обеспечил стабильную передачу данных на скорости 4 Тбит/с при энергопотреблении интерфейса 10 Вт. Испытания подтвердили, что задержка передачи сигнала между двумя вычислительными блоками составляет менее 10 нс плюс физическое время пролета света в волокне (около 5 нс на метр). При этом чиплет работает без использования алгоритмов упреждающей коррекции ошибок (FEC), что гарантирует отсутствие флуктуаций задержки (jitter) под нагрузкой. В рамках совместного проекта с Intel был развернут работающий прототип параллельной вычислительной системы, объединяющей 5000 процессоров Xeon с дезинтегрированными пулами памяти через беспроцессорную оптическую фабрику. Тестирование на реальных нагрузках ИИ показало увеличение скорости выполнения задач обработки графов и глубокого обучения до 1000 раз за счет устранения задержек медной системной шины PCIe.

Результаты академических исследований

  • Шанхайский университет транспорта (SJTU) и Пекинский университет: Разработали гибридную цифро-аналоговую транспортную архитектуру на основе клонированных оптических частотных гребенок для конвергентных сетей. В ходе испытаний была достигнута эквивалентная емкость передачи данных на уровне 1.17 Тбит/с на один волноводный канал с использованием модуляции 1024-QAM, а также пиковая пропускная способность в 32.8 Тбит/с при использовании модуляции 65536-QAM, что превышает требования стандартов связи следующего поколения более чем в 600 раз по соотношению сигнал/шум.

  • Гонконгский университет науки и технологий (HKUST): Представил концепцию иерархической оптической сети на чипе I2CON (Inter/Intra-chip Optical Network) для многоядерных процессоров. Архитектура динамически сегментирует оптические каналы передачи данных, снижая затухание сигнала на пути его прохождения и сокращая общее энергопотребление межчиповых коммуникаций на 52–58% по сравнению со стандартными топологиями типа "точка-точка".

  • Эйндховенский технологический университет: Разработал быструю оптическую коммутационную топологию FOSquare для высокопроизводительных вычислительных систем. Использование распределенного контроля потоков данных позволило сократить сквозную латентность передачи пакетов более чем на 10% по сравнению с классической архитектурой Leaf-Spine при работе с реальными вычислительными нагрузками.

Практическое применение фотоники для связи между ядрами и памятью

Фотоника успешно перешла из категории научных изысканий в стадию коммерческого внедрения на наиболее критических участках вычислительных систем.

Ко-пакетированная оптика в коммутаторах ИИ-кластеров

На уровне межсерверного масштабирования (scale-out) оптические технологии стали основным средством борьбы с сетевыми задержками. Наиболее показательным примером является внедрение оптических коммутаторов OCS (Optical Circuit Switch) на базе микроэлектромеханических зеркал (MEMS) в суперкомпьютерах Google TPU. Данные переключатели осуществляют перенаправление оптических потоков без промежуточного фотоэлектрического преобразования (O-E-O), что снижает энергопотребление коммутационного узла практически до нуля и обеспечивает задержку переключения каналов в наносекундном диапазоне. Для локальных сетей NVIDIA поставляет коммутаторы Spectrum-X Ethernet и Quantum-X800 InfiniBand со встроенной ко-пакетированной оптикой высокой плотности, обеспечивающие совокупную пропускную способность до 409.6 Тбит/с на коммутационную матрицу. Broadcom серийно поставляет третье поколение CPO-коммутаторов Tomahawk 6-Davisson со встроенными оптическими модулями.

Дезинтеграция памяти и CXL-пулинг

Развитие стандарта CXL 4.0 и консорциума UALink создало основу для физической дезинтеграции оперативной памяти. Оптические трансиверы применяются для создания пулов разделяемой памяти (memory pooling). С помощью оптических мостов OMIB от Celestial AI вычислительные стойки соединяются с удаленными модулями расширения памяти CXL. Оптический интерфейс позволяет процессорам заимствовать оперативную память из общего пула объемом свыше 100 ТБ с задержкой доступа менее 120–150 нс, что укладывается в латентность локального NUMA-узла. Внедрение таких систем компаниями XConn, MemVerge и Panmnesia показало ускорение обработки KV-кэша при работе с большими языковыми моделями (LLM) класса 70B в 3.8–6.5 раз по сравнению с классическим обменом данными по протоколу RDMA поверх медных кабелей.

Внедрение полого оптоволокна в коммерческую инфраструктуру Azure

Важнейшим подтвержденным шагом в развертывании промышленной фотоники стало внедрение компанией Microsoft полых оптических волокон (Hollow Core Fiber, HCF) в инфраструктуру коммерческих дата-центров Azure в Европе. Технология HCF, разработанная приобретенным Microsoft стартапом Lumenisity, заменяет сплошной стеклянный сердечник кабеля воздушным каналом, окруженным микроструктурированными антирезонансными трубками (DNANF).

Оптические сигналы в полом волокне распространяются со скоростью света в воздухе (показатель преломления n ~ 1.0 вместо n ~ 1.45 у кварцевого стекла), что обеспечивает прирост скорости передачи на 47% и сокращение физической задержки сигнала на 31–33% (до 3.3 мкс/км по сравнению с 5.0 мкс/км у классического одномодового волокна SMF). В сентябре 2025 года инженеры Azure совместно с учеными Саутгемптонского университета опубликовали в журнале Nature результаты испытаний кабеля HCF с рекордным затуханием ниже 0.1 дБ/км (вплотную приблизившись к теоретическому минимуму в 0.05 дБ/км).

Полое волокно снижает уровень вынужденного комбинационного рассеяния (SRS) и других нелинейных эффектов стекла примерно в 1000 раз. Это позволяет подавать на вход лазерное излучение сверхвысокой мощности и использовать сложные форматы модуляции (128QAM/256QAM) без искажения сигнала, увеличивая дальность беспроводного и бестрансляционного соединения дата-центров в рамках одного столичного региона до сотен километров.

Концептуальный предел: полностью фотонная дезинтегрированная архитектура будущего

Масштабное внедрение кремниевой фотоники совместно с аппаратной микроядерной виртуализацией кардинально изменит топологию вычислительных систем. На смену монолитным серверам придет концепция сквозной аппаратной дезинтеграции (Disaggregated Composable Infrastructure).

Сравнительные характеристики сред передачи данных в вычислительных системах

Метрика эффективности

Электрические соединения (Медь)

Кремниевая фотоника (SiPho ONoC)

Полое оптоволокно (HCF DNANF)

Скорость сигнала

~ 150-200 * 103 км/с

~ 86 * 103 км/с (в кремнии)

~ 299.7 * 103 км/с (в воздухе)

Удельная задержка

~ 5.0-6.6 нс/м

~ 11.6 нс/м

~ 3.3 нс/м

Энергопотребление

Высокое (растет как O(d2) от расстояния)

Низкое (<0.96-3 пДж/бит, константа)

Минимальное (<2 пДж/бит на стыковку)

Электромагнитная помехозащищенность

Низкая (подвержена наводкам, требует экранирования)

Полная физическая изоляция

Полная физическая изоляция

Основная область применения

Локальные связи на чипе (<1 мм)

Межчиповые интерпозеры (1-100 мм)

Межстоечные и межкорпусные сети (10 м - 100 км)

Параметры локальной и фотонной дезинтегрированной памяти

Технический параметр

Локальная память HBM4

Оптический пул CXL / DDR5

Пропускная способность

До 2.0 Тбайт/с на стек

16 Тбит/с на чиплет (Celestial PF)

Физическая задержка доступа

<10 нс

120-150 нс (на расстоянии до 50 м)

Максимальная емкость

Ограничена физически (192-288 ГБ)

Практически безгранична (сотни ТБ на стойку)

Энергетический баланс

Высокий нагрев в стеке процессора

Снижение энергопотребления памяти на 75%

Коэффициент утилизации

Жестко привязана к одному процессору

Динамическое распределение между 32+ хостами

Полная интеграция фотоники на всех уровнях вычислительной архитектуры приведет к следующим результатам:

  • Преодоление краевого барьера ("beachfront bottleneck"): Переход от горизонтального размещения оптических портов по периметру кристалла (где пропускная способность растет линейно, 2\pi r) к вертикальной 3D-интеграции фотонных чиплетов по всей площади подложки (где пропускная способность растет квадратично, r2 ) обеспечит неограниченное масштабирование интерфейсов ввода-вывода непосредственно к точкам потребления данных на вычислительном кристалле.

  • Ликвидация протокольного оверхеда и когерентных задержек: Внедрение фотонных сетей на чипе сделает возможным создание беспрецедентных кэш-архитектур класса Pho$. Процессоры смогут полностью отказаться от классических иерархий кэш-памяти (L1/L2/L3) и аппаратных протоколов поддержания когерентности (MESI, каталоги). Замена индивидуальных электронных кэшей единым разделяемым оптическим пулом L1-памяти сверхвысокой емкости на базе фотонных кристаллов, работающим на частоте 20 ГГц, позволит вычислительным ядрам получать одновременный бесконфликтный доступ к данным с латентностью всего в два процессорных цикла. Это устранит накладные расходы на синхронизацию кэшей и высвободит до 40% площади кристалла, ранее занятой кремниевой SRAM.

  • Вычисления со скоростью света ("in-propagation computation"): Вычислительная архитектура частично перейдет от цифровых полупроводниковых транзисторов к аналоговым оптическим сопроцессорам (Photonic Iterative Processors, PIP). Математические операции линейной алгебры и перемножения матриц (лежащие в основе нейронных сетей) будут выполняться пассивно непосредственно в процессе прохождения световых волн через интерферометры и микрокольцевые модуляторы без промежуточного преобразования в электрический домен. Это снизит время решения уравнений до рекордных 1.2 нс при повышении энергоэффективности на два порядка по сравнению с традиционными GPU.

  • Программно-аппаратный полиморфизм: Комбинация микроядерного софта и перенастраиваемых оптических волноводов обеспечит динамическое изменение топологии процессора в реальном времени. Под управлением микроядра оптические переключатели смогут мгновенно перенаправлять световые потоки, физически меняя конфигурацию межъядерных связей с кольцевой топологии на полносвязную матрицу (или дерево) в зависимости от структуры исполняемого алгоритма ИИ.

В результате полупроводниковая индустрия получит масштабируемые вычислительные комплексы, способные объединять миллионы ядер, графических ускорителей и экзабайтные пулы памяти в единый бесконечно расширяемый оптический суперкомпьютер с минимальными потерями энергии на перемещение данных.

Источники

  1. Solving The Mixed Criticality Challenge In Automotive Controllers, https://semiengineering.com/solving-the-mixed-criticality-challenge-in-automotive-controllers/

  2. TSMC's 2026 Roadmap. How a 38-year-old industrial logic is… | by Noah Bean - Medium, https://medium.com/@noahbean3396/tsmc-part-2-the-last-transistor-company-afc88f39aeb3

  3. Optical computing interconnect technology landscape 2026 - PatSnap, https://www.patsnap.com/resources/blog/articles/optical-computing-interconnect-technology-landscape-2026/

  4. On-Chip Optical Interconnect Roadmap: Challenges and Critical Directions - ResearchGate, https://www.researchgate.net/publication/3410231_On-Chip_Optical_Interconnect_Roadmap_Challenges_and_Critical_Directions

  5. An Inter/Intra-Chip Optical Network for Manycore Processors - hkust (gz), https://personal.hkust-gz.edu.cn/jiangxu/publications/J_TVLSI2014_I2CON.pdf

  6. Inside Nvidia's $4B Optical Strategy—and Why CPO Changes Everything - IO Fund, https://io-fund.com/ai-stocks/nvidia-4b-optical-strategy-cpo-ai-data-centers

  7. Page 2 - Rabbit hole, https://www.holeoftherabbit.com/page/2/

  8. What is Growth Strategy and Future Prospects of Celestial AI Company?, https://businessmodelcanvastemplate.com/blogs/growth-strategy/celestial-ai-growth-strategy

  9. Celestial AI, the Creator of the Photonic Fabric Optical Interconnect Technology Platform, Raises $100 Million in Series B Funding | SemiWiki, https://semiwiki.com/forum/threads/celestial-ai-the-creator-of-the-photonic-fabric-optical-interconnect-technology-platform-raises-100-million-in-series-b-funding.18274/

  10. Globally Synchronized Frames for Guaranteed Quality-of-Service in Shared Memory Systems - ResearchGate, https://www.researchgate.net/publication/242703028_Globally_Synchronized_Frames_for_Guaranteed_Quality-of-Service_in_Shared_Memory_Systems

  11. Optical network on chip - Grokipedia, https://grokipedia.com/page/optical_network_on_chip

  12. Security of Electrical, Optical and Wireless On-Chip Interconnects: A Survey - arXiv, https://arxiv.org/pdf/2301.09738

  13. Embedded Hypervisor Market Size: $ 15.15 Bn (2035) - Vantage Market Research, https://www.vantagemarketresearch.com/embedded-hypervisor-market

  14. Monkey's 10x Potential Pick: That BlackBerry BB you laughed at for 'dying' quietly embedded in 275 million cars worldwide? | 猴哥 Houge on Binance Square, https://www.binance.com/en/square/post/330117371378657

  15. Photonic chiplets in AI data center interconnects - PatSnap, https://www.patsnap.com/resources/blog/articles/photonic-chiplets-in-ai-data-center-interconnects/

  16. Passage M-Series Photonic Superchip - Lightmatter®, https://lightmatter.co/products/m1000/

  17. AI Chip Interconnect Technology 2026 — PatSnap Eureka, https://www.patsnap.com/resources/blog/rd-blog/ai-chip-interconnect-technology-2026-patsnap-eureka-2/

  18. Integrated Photonic Iterative Processors for Computing - Apollo - University of Cambridge, https://www.repository.cam.ac.uk/items/8060790e-cb88-4c97-9592-72dff44e6ac7

  19. FRIDAY, - IPDPS, http://www.ipdps.org/ipps99/friday.html

  20. Multi-Optical Network on Chip for Large Scale MPSoC, https://www.st.com/resource/en/magazine/tp-wspc-1337-wspc-multiple-onoc.pdf

  21. Distributed Join Algorithms on Thousands of Cores - VLDB Endowment, https://www.vldb.org/pvldb/vol10/p517-barthels.pdf

  22. Unlocking the Engineering Secrets of UCS AMD M8 Servers - Cisco Live, https://www.ciscolive.com/c/dam/r/ciscolive/global-event/docs/2024/pdf/BRKCOM-1722.pdf

  23. AI Scale-Up and Memory Disaggregation: Two Use Cases Enabled by UCIe and Optical I/O, https://ayarlabs.com/blog/ai-scale-up-and-memory-disaggregation-two-use-cases-enabled-by-ucie-and-optical-io/

  24. Demystifying Optical I/O: 12 Key Terms to Know | Ayar Labs, https://ayarlabs.com/blog/demystifying-optical-i-o-12-key-terms-to-know/

  25. A Survey on Optical Network-on-Chip Architectures - Research Explorer - The University of Manchester, https://research.manchester.ac.uk/files/58761765/survey_main.pdf

  26. Intel, NVIDIA & Broadcom Drive Silicon Photonics Market Growth - MarketsandMarkets, https://www.marketsandmarkets.com/ResearchInsight/silicon-photonics-market-trends.asp

  27. TSMC's "COUPE" is the keyword from the 2026 Technology Forum : r/NewMaxx, https://www.reddit.com/r/NewMaxx/comments/1tcrfz0/tsmcs_coupe_is_the_keyword_from_the_2026/

  28. TSMC: Make Sure to Remember COUPE - 36氪, https://eu.36kr.com/en/p/3837262613673349

  29. TSMC's silicon photonics roadmap exposed-Electronics Headlines-EEWORLD, https://en.eeworld.com.cn/mp/Icbank/a392923.jspx

  30. Jensen Huang Sets the Tone with 'Copper-and-Optics Roadmap':... - Futubull Community, https://q.futunn.com/feed/116690920669588?futusource=news_expressnews_list&lang=en-us

  31. All AI Data Center Interconnects Will Be Optical Within 5 Years - Semiconductor Engineering, https://semiengineering.com/all-ai-data-center-interconnects-will-be-optical-within-5-years/

  32. Nvidia Commits $6.5B to Photonics Over Copper - AI Weekly, https://aiweekly.co/alerts/nvidia-commits-65b-to-photonics-over-copper

  33. [News] Silicon Photonics Race Intensifies as TSMC Targets 2026 COUPE Production, Samsung Eyes 2029 CPO Turnkey - TrendForce, https://www.trendforce.com/news/2026/04/01/news-silicon-photonics-race-intensifies-as-tsmc-targets-2026-coupe-production-samsung-eyes-2029-cpo-turnkey/

  34. Latham Watkins Advises Celestial AI in Acquisition by Marvell Technology, https://www.lw.com/en/news/latham-watkins-advises-celestial-ai-in-acquisition-by-marvell-technology

  35. February 6, 2026 - 424B7: Prospectus [Rule 424(b)(7)] | Marvell Technology, Inc. (MRVL), https://investor.marvell.com/sec-filings/all-sec-filings/content/0001193125-26-040188/d10843d424b7.htm

  36. Marvell to Acquire Celestial AI - Accelerating leadership in data center connectivity - Cloudfront.net, https://d1io3yog0oux5.cloudfront.net/_e2d2f4fe9c86aed88b55edf42d5a5011/marvell/db/3735/35323/file/2025-12_02-Marvell-to-Acquire-Celestial-AI-vF2.pdf

  37. Celestial AI Acquisition Perfectly Positions Marvell For Upcoming Multi-Rack Scale-Up Boom - Counterpoint Research, https://counterpointresearch.com/en/insights/Celestial-AI-Acquisition-Perfectly-Positions-Marvell-For-Upcoming-Multi-Rack-Scale-Up-Boom

  38. What Does Marvell's Acquisition of Celestial AI Mean for Photonics? - IDTechEx, https://www.idtechex.com/en/research-article/what-does-marvells-acquisition-of-celestial-ai-mean-for-photonics/34741

  39. Preet Virk Co-Founder & COO, Celestial AI - Kisaco Research |, https://www.kisacoresearch.com/sites/default/files/presentations/preet_virk_-_celestial_ai_-_photonic_fabrictm_based_scale-up_network.pdf

  40. Intel® Shows OCI Optical I/O Chiplet Co-packaged with CPU at OFC2024, Enabling Explosive AI Scaling, https://community.intel.com/t5/Blogs/Tech-Innovation/Artificial-Intelligence-AI/Intel-Shows-OCI-Optical-I-O-Chiplet-Co-packaged-with-CPU-at/post/1582541

  41. Intel demonstrates AI architectural expertise - News - Silicon Semiconductor, https://siliconsemiconductor.net/article/120008/Intel_demonstrates_AI_architectural_expertise

  42. Lightmatter® - The photonic (super)computer company., https://lightmatter.co/

  43. Lightmatter Business Breakdown & Founding Story - Contrary Research, https://research.contrary.com/company/lightmatter

  44. Physics Limits Interposer Line Lengths - Semiconductor Engineering, https://semiengineering.com/physics-limits-interposer-line-lengths/

  45. 3D Photonics for AI Applications | Passage™ - Lightmatter, https://lightmatter.co/products/passage/

  46. UCIe Chiplet Interconnect Standard: 2026 Patent Landscape - PatSnap, https://www.patsnap.com/resources/blog/rd-blog/ucie-chiplet-interconnect-standard-2026-patent-landscape/

  47. Photonic AI Acceleration - A New Kind of Computer - Lightmatter®, https://lightmatter.co/blog/a-new-kind-of-computer/

  48. Chiplet - Grokipedia, https://grokipedia.com/page/Chiplet

  49. Intel Archives - Optical Connections News, https://opticalconnectionsnews.com/tag/intel/

  50. Ayar Labs TeraPHY is Terrifyingly Quick with Fiber Directly Plugging into Chips, https://www.servethehome.com/ayar-labs-teraphy-is-terrifyingly-quick-with-fiber-directly-plugging-into-chips/

  51. Photonics startup Ayar Labs receives $35 million funding to interconnect massively parallel computers | ZDNET, https://www.zdnet.com/article/photonics-startup-ayar-labs-receives-35-million-funding-to-interconnect-massively-parallel-computers/

  52. The Optical Network team of Shanghai Jiao Tong University and the Microwave Photonics team of Peking University have made important progress in cooperation in the field of optical-wireless convergence, https://english.seiee.sjtu.edu.cn/english/info/36045.htm

  53. ChipLight: Cross-Layer Optimization of Chiplet Design with Optical Interconnects for LLM Training - arXiv, https://arxiv.org/html/2604.18909v1

  54. Silicon Photonics Networking for Agentic AI - NVIDIA, https://www.nvidia.com/en-us/networking/products/silicon-photonics/

  55. CXL 4.0 and the Interconnect Wars: How AI Memory Is Reshaping Data Center Architecture, https://introl.com/blog/cxl-4-specification-interconnect-wars-ai-memory-december-2025

  56. Optical Rivalries: Where One Tech Must Lose for the Other to Win | GenInnov, https://www.geninnov.ai/blog/optical-rivalries-where-one-tech-must-lose-for-the-other-to-win

  57. CXL 4.0 Infrastructure Planning Guide: Memory Pooling for AI at Scale - Introl, https://introl.com/blog/cxl-4-0-infrastructure-planning-guide-ai-memory-pooling-2025

  58. Using inexpensive MicroLEDs, Microsoft networking innovation aims to make datacenters more efficient - Source, https://news.microsoft.com/source/features/innovation/using-inexpensive-microleds-microsoft-networking-innovation-aims-to-make-datacenters-more-efficient/

  59. Hollow Core Fiber in AI Data Centers: Why 47% Lower Latency Changes Everything for Network Engineers | FirstPassLab, https://firstpasslab.com/blog/2026-03-09-hollow-core-fiber-ai-data-center-latency-network-engineer/

  60. Hollow Core Fiber: The Next Frontier in Ultra-Low-Latency Optical Networks - STL, https://stl.tech/blog/hollow-core-fiber-the-next-frontier-in-ultra-low-latency-optical-networks/

  61. Positioning Hollow Core Fiber in 2026 - Engineering Consultants, https://www.azuraconsultancy.com/positioning-hollow-core-fiber-in-2026/

  62. Microsoft Scales Up Hollow Core Fiber Production - Fiber Broadband Association, https://fiberbroadband.org/2026/04/02/microsoft-scales-up-hollow-core-fiber-production/

  63. Hollow-core fiber: Not just for low latency? - Nokia, https://www.nokia.com/blog/hollow-core-fiber-not-just-for-low-latency/

  64. Silicon Photonics: The Data Center at Light Speed, https://www.datacenterknowledge.com/business/silicon-photonics-the-data-center-at-light-speed

  65. Pho$: A Case for Shared Optical Cache Hierarchies - Paragon, https://paragon.cs.northwestern.edu/papers/2021-ISLPED-Pho$-Han.pdf

  66. A Practical Shared Optical Cache With Hybrid MWSR/R-SWMR NoC for Multicore Processors - Paragon, https://paragon.cs.northwestern.edu/papers/2022-JETC-Pho$-Han.pdf

  67. A composite and scalable cache coherence protocol for large scale CMPs - SciSpace, https://scispace.com/pdf/a-composite-and-scalable-cache-coherence-protocol-for-large-2n83nwaekq.pdf

  68. HyperConnect: A Hybrid High-Speed Photonic–Terahertz Interconnect Framework for Virtualized Cloud Infrastructures | Request PDF - ResearchGate, https://www.researchgate.net/publication/399358195_HyperConnect_A_Hybrid_High-Speed_Photonic-Terahertz_Interconnect_Framework_for_Virtualized_Cloud_Infrastructures

  69. The nanophotonic interconnect die for a 256-core chip operating at 5... - ResearchGate, https://www.researchgate.net/figure/The-nanophotonic-interconnect-die-for-a-256-core-chip-operating-at-5-GHz-Subsystems_fig1_221656294

  70. The Intel® Programmable and Integrated Unified Memory Architecture (PIUMA) Graph Analytics Processor - arXiv, https://arxiv.org/html/2010.06277v2