YuriyYurev9 ноя в 07:11Краткое содержание статьиГенерация Verilog-кодаВремя на прочтение13 минОхват и читатели6.7KFPGA * Julia * ТуториалВсего голосов 1: ↑1 и ↓0+2Добавить в закладки15ПоделитьсяКомментарии2
mozg379 ноя в 10:08И потом долго и нудно пересобирать код что он заработал на нужной частоте и с учётом ограничений ресурсов )И есть китайские плис с китайскими САПР.
YuriyYurev9 ноя в 10:25Комментарий был измененПоказать предыдущий комментарийДа, подход итеративный, с первого раза однозначно не разведётся. :)
Генерация Verilog-кода