ПЛИС это просто или АЛУ своими руками

[@Mixalych]

Неожиданно прервалось. Ждем-с видео…

[@Fandir]

Прикручу дисплей сделаю видео.

[@V_oron]

Как человеку никогда такой микросхемы в руках не державшего, было бы интересно немного подробнее узнать о её устройстве внутри, из чего на самом деле там складываются логические элементы, механизме работы и «прошивания», количестве возможных «перепрошивок». Также было бы интересно узнать мнение автора по сравнению ПЛИС и МК (надежность, удобство, области применения). Раз, как Вы сами говорите, на этом ресурсе редко упоминают ПЛИС, то, вероятно, такое введение многим бы понравилось.

[@Zubaru]

введений и «hello world» как раз много, а серьезных проектов нету

[@readmaxym]

нету, совсем нету :)

[@agmt]

Из чего состоит — это в офф. документацию. А красивые картинки можно посмотреть тут: www.1-core.com/library/digital/fpga-logic-cells/ — но тут разрисован только 1 из используемых типов узлов.
Сейчас ПЛИС являются динамически конфигурируемыми, так что количество перезаписей совпадает с таким же показателем используемого PROM. А все перечисленные преимущества перед микроконтроллерами ими и являются: практически все (надёжность, удобство, ...) благодаря компактности (а ещё можно иметь плис с встроенным процессором).

[@nerudo]

Сейчас большинство ПЛИС конфигурируется на базе статической памяти и число переконфигураций стремится к бесконечности.

[@Fandir]

На самом деле описаний как устроено ПЛИС достаточно много, мало инфы о программировании на SystemVerilog'e.

[@Ocelot]

необходим был простенький макет для проверки одной методики внесения сбоев.

Может быть, вы про саму эту методику напишете как-нибудь? Если это, конечно, не военная тайна :)

[@Fandir]

Вот к сожалению про методику написать пока не могу в договоре есть пункт об ограничении числа людей, допущенных к методике.

[@Fenja]

ПЛИС фирмы Actel позволяют расставлять выводы ПЛИС в кристалле как захочется? Например, в ПЛИС фирмы Xilinx входы синхронизации можно ставить лишь на определенные контакты ПЛИС.

[@Zubaru]

ну не совсем так: у Xilinx тактовые сигналы можно заводить на любые пины, но это плохо, потому что есть специальные входы (подключенные к «магистралям»), которые гарантируют наименьшие задержки при распространении сигнала в кристалле.

[@AlexanderS]

Да можно и так заводить. Сигнал с пина кинуть на глобальный буфер и потом клок берем уже с выхода этого буфера и уже сигнал «правильно» распределен по топологии кристалла.
Но с клокового пина все равно лучше. Особенно если нужна точная синхронизация с внешними данными от другого ПЛИСа )))

[@Fandir]

Всё зависит от структуры кристалла, чаще всего она описана в документации на микросхему. Допустим в A3P1000 существует 2 глобальных домена по 3 буфера с левой и правой стороны кристалл к каждому из которых подключены три пина. И 4 угловых домена по 3 буфера к каждому пину опять же подключены по 3 пина. Т.е мы имеем 6 глобальных сигналов, и ещё 12 «почти глобальных», которые глобальные каждый в своём квадрате микросхемы.

Как писал AlexanderS можно кинуть на глобальный буфер с любого пина. Но если вы захотите 10 глобальных сигналов, то тут уже ничего не получится.