Комментарии 8
при чтении памяти через блок EtherBone, надо умножать адрес на 4
По байтовый доступ на 32бит шине, из младших 2х битов ареса формируется sel_i, // SEL_I() select input, остальные прямо на adr_i, // ADR_I() address памяти.
Шина wishbone вполне себе синхронная, просто она имеет возможность просить master подождать, перед тем как отправить ответ. + Master Имеет возможность запросить Burst.
Если не выставить ACK - Master дальше не пойдёт. ACK обязателен.
Это у AVALON линия Wait опциональна. А тут - без ACK ну никак. По крайней мере, из моего опыта это следует. Сейчас порыскал по спецификации. Не нашёл ничего опционального на эту тему. ACK, ERR или хотя бы RTY. То есть, отклик обязателен.
синхронна == есть clock
Ассинхронна == нет clock
А, то есть, мы о разных асинхронностях. Вы на уровне тактирования, а я - на уровне транзакций. Пока не завершится предыдущая транзакция - новую начинать нельзя. Сигнал завершения транзакции обязателен.
К счастью, Википедия допускает дикое число знаений слова "Асинхронность".
Но в целом - да, не совсем хороший термин выбрал. Многозначный. Я подумаю, как поправить его, не корёжа текст.
Читаю ваши статьи и думаю, когда уже можно будет предложить перейти на новый уровень и сделать стрим на Youtube ? :)
В целом ПЛИСовому комунити это может быть интересно
Подключаем Slave-устройства с шиной Wishbone к системе на базе LiteX