Комментарии 10
не занудства ради, но спрошу: отличие, преимущества вашего модуля перед модулем" FTSDCTRL - 32/64-bit PC133 SDRAM Controller with EDAC" представленном в GPL библиотеке GRLIB IP CORE?
вы пробовали запускать другие модули и сравнивать результаты?
ps: а так, спасибо за статью) каждый уважаемый радиотехник должен написать контроллер памяти) я правда стал лениться и исрользую открытые библиотеки ядер, где это возможно, чего и вам рекомендую)
Не знал я про это айпи ядро) Насчет преимуществ: вряд ли в моей реализации есть особый список преимуществ, хотя бы потому что я выбрал самый простой режим работы. Возможно при последовательной записи/чтении производительность будет более менее одинаковой, но в остальных случаях будет безбожно проигрывать) Например у меня не реализован побайтовый валид, у меня не предусмотрен переход от чтения к записи без перезарядки, нужно загружать каждое значение вместе с адресом.
Посмотрел код из библиотеки GRLIB IP CORE (mt48lc16m16a2.vhd)
С ходу я так и не понял как его подцепить в свой проект. И вот тут вижу преимущества моего кода в том что он вполне прозрачен)
С ходу я так и не понял как его подцепить в свой проект
В общем случае это касается всех модулей (не только этого пакета), что нужно разобраться с шиной AHB (ну и заодно с APB), так как модули взаимодействуют через эту шину. Использование уже готовых IP решений через шины AHB/AXI/APB - откроет для вас массу преимуществ =)
повторюсь это не занудства ради, а для и остальных читателей данной статьи, кто планирует дальше в ПЛИС.
На плате вижу Spartan-6, а на скриншоте кажется Vivado? Вроде ведь нет поддержки семейств старше 7 в Vivado, или я что-то путаю?
На spartan 7 через MIG вопросы по работе с sdram решаються гораздо проще
Реализация контроллера SDRAM