Комментарии 7
"С виду не рабочее, но на самом деле работает", и так весь текст, ни доказательств, ни референсов, просто стена полнейшей отсебятины.
Вот просто для сравнения: самосинхронный счетчик (1 разряд, но с возможность каскадирования), пруф работоспособности в виде сети Петри, серьезная математическая основа на базе алгербаических решеток (в статье не раскрыто, но даны референсы) https://habr.com/ru/articles/306056/
Я бы понял, если бы автор предложил свой вариант асинхронногг счетного триггера с пруфами, такое и запатентовать не грех. Но нет - на читателя вываливается поток ... даже не знаю как это описать печатно
Вообще патентуются даже регистры и триггеры, когда являются новой архитектурой. И кстати - ни те ни другие, ни сумматоры - логическими элементами не являются. И крое того - можете назвать что запатентовали и используете в качаестве источника дохода, раз так заявляете о том что стыдно патентовать, а что нет? Грех имеет отношение к эффективности? Если да - то какое?
Вообще там проекты, проверить можно, если уж так. Тут были такие что не верили что я человек. Извините - каждому персонально не доказать самому, имейте благоразумие, там ссылки на архивы храбочих проектов к двум IDE. И вы что, считаете меня мошенником? Факт мошенничества как раз и требует доказательства, в таком случае. Там ссылки - если нет какого то файла, сообщите пожалуйста. О том что в публикации - в самом её превью ещё, так что претензии принимаются только начиная с превью.
Сумматоры в современных "200 МГц" ПЛИС имеют задержку по переносу порядка 0,1 - 0,3 нс на 1 разряд, это специально сделанные цепи в кристалле. Их нельзя переделать, они созданы между соседними элементами цепочками, их можно только использовать или не использовать.
Взято здесь http://www.labfor.ru/articles/fpga_arch_le
Упрощенно DATAD - это и есть вход переноса, в реале он дифференциальный, таких блоков на 1 разряд 2 штуки, один на выход разряда и один на выход переноса дальше.
Упрощенно при переключении переноса переключается 1 пара транзисторов и 2 инвертора делают диф выход переноса дальше, более быстрых цепей в ПЛИС нету и сумматор/счетчик быстрее не построишь.
Никаких "программируемых логических" элементов в ПЛИС нету, есть память, мультиплексоры, инверторы, триггеры и функциональные блоки.
Если конечно верить замерам. 1÷135 = 0,007407407 наносекунды на такт сигнала захвата. 0,007407407×0,1163636363636364 = 0,000861953 наносекунды на запись единицы в триггер.
Меня смущает тут математика расчета. Я прекрасно знаю что 100мгц это 10наносекунд периода. А у вас 135мгц получились 7.4 пика секунд. Это не верно. Для 135мгц период сигнала 7.4наносекунды.
Позволю себе процитировать классику: Самосинхронщина она не в клозетах, она в головах.
Но это прикольно, как и сумматор на 10000000000000000000000 бит на одном fulladder xD
Сумматор, триггер, регистр, почти счётчик, и можно было бы больше и лучше на асинхронной логике, но надо менять IDE