RISC‑V совершает революцию в процессорной отрасли, активно бросая вызов многолетним монополиям архитектур ARM и x86. Однако, вокруг стандарта существует множество мифов и заблуждений, среди которых один из самых распространённых гласит, что создание чипов на базе RISC‑V возможно только для участников организации RISC‑V International.

На самом деле ситуация иная: например, американская Western Digital, не являясь членом RISC‑V International, использует RISC‑V IP ядра собственной разработки SweRV Core EH2 и EL2 в большинстве своих контроллеров дисков.

Что же это: нарушение закона или вполне допустимое использование открытого стандарта? В этой статье мы подробно рассмотрим, доступна ли действительно архитектура RISC‑V всем желающим, развеем существующие страхи, а также четко отделим факты от вымысла, чтобы понять истинную природу этой инновационной технологии.

Добро пожаловать под кат!

Предпосылки

В полупроводниковой отрасли РФ существуют устойчивые, но не имеющие отношения к реальности слухи о том, что без участия в RISC‑V International невозможно разрабатывать микросхемы на базе RISC‑V. Эти слухи, в том числе, поддерживаются журналистами, которые часто не желают вникать в суть проблематики и/или не читают доступные в открытом доступе первоисточники. Иногда такими неквалифицированными специалистами озвучивается ложное мнение, что выход из организации или неучастие в ней якобы ведет к немедленной утрате всех прав на использование ISA, включая права на производство и продажу чипов, а также другие «страшилки».

В значительной степени это заблуждение основано на неправильном понимании роли организации RISC‑V International, основной целью которой является развитие RISC‑V как глобального открытого стандарта (подобно USB или Ethernet), что коренным образом отличает её от коммерческих вендоров проприетарных архитектур. Даже без участия в организации, у производителей существуют полные права на создание устройств на базе RISC‑V, что способствует свободному распространению и развитию этой архитектуры без ограничений.

Факт №1. Свободный доступ для всех, лицензия CC-BY-4.0

Организация RISC‑V International не является владельцем архитектуры как коммерческой тайны или патентованного решения и никогда ею не была. Ее роль — управлять, развивать, стандартизировать технологию и продвигать открытый стандарт.

Все официально ратифицированные и опубликованные спецификации RISC‑V ISA и связанных стандартов, включая базовый набор команд, расширения, привилегированные уровни, средства отладки и трассировки, распространяются под лицензией Creative Commons Attribution 4.0 International (CC‑BY-4.0), которая обеспечивает их свободное использование и распространение.

Лицензия CC‑BY-4.0 гарантирует любому физическому или юридическому лицу право свободного доступа и использования спецификаций, а также право на их реализацию («Implement»):

  • Разработку аппаратных описаний на HDL‑языке (Verilog, VHDL и т. п.);

  • Производство интегральных микросхем (чипов, SoC);

  • Продажу, распространение и использование таких чипов;

  • Создание и распространение производного HDL описания на основе спецификаций;

Лицензия также предоставляет право распространения (копирование и распространение спецификаций) и право создания производных работ («Adapt»), включая модификацию, трансформацию и разработку производных продуктов.

Стоит отметить одно важное условие, которое заключается в том, что необходимо указывать авторство («Attribution») при распространении адаптированной работы:

  • Указать авторство оригинальных спецификаций (обычно «RISC‑V International»);

  • Указать, были ли внесены изменения (если вы создали производную работу);

  • Привести ссылку на оригинальную спецификацию (если возможно);

  • Сохранить уведомление об авторских правах и лицензии;

Таким образом, право на реализацию RISC‑V в кремнии — это не привилегия, а фундаментальное право, автоматически предоставляемое каждому лицензией CC‑BY-4.0. Это право бессрочное, безотзывное и не зависит от участия в RISC‑V International.

Факт №2. RISC-V International – архитектор экосистемы

Разберемся в чем заключается основная деятельность RISC‑V International. Приведем цитату из Устава RISC‑V International: «Целью Ассоциации является продвижение и развитие свободных и открытых аппаратных и программных технологий и приложений для использования в вычислительных устройствах, с основным акцентом на разработку и внедрение свободной и открытой архитектуры RISC‑V». Или, более подробно:

  • Разработка, утверждение и распространение открытых стандартов и спецификаций архитектуры RISC‑V и её расширений;

  • Сохранение целостности стандарта RISC‑V;

  • Поддержка и развитие экосистемы программного обеспечения RISC‑V.

Логично задать следующий вопрос: а зачем тогда компаниям вообще вступать в RISC‑V International и отчислять взносы, тогда как можно бесплатно и без членства делать чипы по опубликованным правилам?

Ответ понятен:

  • Как и в случае других открытых стандартов, это, в первую очередь, возможность влиять на развитие стандарта RISC‑V, предлагать идеи, голосовать за новые функции и приоритеты развития технологии, в том числе, на профильных конференциях для участников альянса;

  • Значимая часть — в настоящий момент, использовать знак «RISC‑V Compatible» могут только организации‑участники (цитата из RISC‑V Brand Guidelines ‑«Коммерческое использование „RISC‑V Compatible™“ требует членства уровня Premier или Strategic»).

Таким образом, RISC‑V International — это организация, которая управляет развитием архитектуры RISC‑V, ее стандартизацией и помогает развивать экосистему (ПО и инструменты), но не управляет доступом к использованию стандарта. Членство дает полезные преимущества для активных участников, такие как возможность влияния на технологию и полезные контакты.

При этом, право разработки и производства микросхем на базе стандарта RISC‑V регулируется не участием в консорциуме, а открытой лицензией (CC‑BY 4.0) на опубликованные спецификации.

Факт №3. Реальная практика рынка – кто и как использует RISC-V без статуса участника RISC-V International?

Теория подтверждается практикой. Множество игроков успешно разрабатывают и производят RISC‑V чипы, не являясь членами RISC‑V International, в том числе, выйдя из консорциума по каким‑то причинам.

Заметное количество полупроводниковых fabless‑стартапов начинает жизнь с проектирования RISC‑V ядер или SoC на их основе, используя открытые спецификации и доступные ядра (например, PicoRV32, VexRiscv, SCR1, ядра из PULP Platform), не вступая в RISC‑V International. Членство требует денег и ресурсов, которые на старте часто направляются на нужды R&D.

Инвесторы Sequoia, Intel Capital и прочие часто финансируют стартапы, чей продукт основан на RISC‑V на этапе, когда членство в RISC‑V International еще не оформлено. Сам факт инвестиций в такую компанию подразумевает, что юристы инвесторов не видят непреодолимых юридических рисков.

  • Tenstorrent (Канада) — стартап под руководством Джима Келлера, активно разрабатывающий RISC‑V ускорители с 2016 года, в декабре 2024 получил инвестиции $693 млн от Samsung и других инвесторов, что подтверждает доверие крупнейших компаний без обязательного членства на ранних этапах.

  • Oxmiq Labs (США) — компания, основанная Raja Koduri в 2023 году, разрабатывающия GPU на основе RISC‑V, получила финансирование в размере $20 млн от группы инвесторов во главе с MediaTek и на момент публикации не является участником альянса RISC‑V.

  • Rivos (США) — стартап, занимающийся серверными RISC‑V чипами, привлек $250 млн в Series A от Matrix Capital, Intel Capital, MediaTek и Dell. Проект стартовал на базе открытой ISA до оформления участия в RISC‑V International.

  • InCore Semiconductors (Индия) — fabless‑стартап, создающий RISC‑V ядра, получил $3 млн от Sequoia Capital India на раннем этапе. При этом у стартапа не было формального членства в RISC‑V International на момент получения финансирования.

Академические и исследовательские институты, университеты (Berkeley, ETH Zurich, Bologna и др.) и исследовательские лаборатории по всему миру являются колыбелью RISC‑V. Архитектура RISC‑V была разработана в 2010 году на базе Университета Калифорнии (Berkeley) и официально опубликована в 2011–2014 годах под открытой лицензией (BSD / Creative Commons).

ETH Zurich и University of Bologna совместно ведут проект PULP Platform, развивая открытые RISC‑V ядра:

  • Ядро Ibex (раньше Zero‑riscy), созданное для академических целей, часть PULP, позже передано lowRISC.

  • CV32E40P (раньше RI5CY) — 32‑битное in‑order ядро RV32IM‑C с проприетарными расширениями, разработано исследовательскими группами ETH/Bologna и позже передано в OpenHW Foundation;

  • CVA6 (ранее Ariane) — 64‑битное RISC‑V ядро с 6‑ступенчатым конвейером, также созданное в рамках PULP и доступное как open‑source;

  • BSC (Барселонский суперкомпьютерный центр) активно способствует развитию стандарта RISC‑V, разрабатывая как программное обеспечение, так и собственные RISC���V IP‑ядра.

Эти институты и университеты обладают членством уровня Community — официальным и бесплатным. В рамках этого членства они разрабатывают открытые ядра и прототипы чипов как некоммерческие организации.

Вклад университетов огромен, и он основан исключительно на открытой лицензии спецификаций.

Производители платежных терминалов, IoT‑устройств, специальных контроллеров и множество компаний среднего размера в Азии, Европе, США используют доступные RISC‑V ядра (лицензированные IP или открытые) в своих специализированных SoC. Если им не нужны привилегии RISC‑V International, они могут и не вступать в организацию, их продукты продолжат существовать на рынке.

Некоторые организации пошли еще дальше и рассматривают выход из RISC‑V International, справедливо не опасаясь за последствия. Мы уже приводили пример Western Digital. В настоящий момент, учитывая геополитическую обстановку, ряд китайских компаний фокусируются на участии в одной из локальных организаций — China RISC‑V Alliance (CRVA) или China RISC‑V Industry Consortium (CRVIC), а не напрямую в RISC‑V International. CRVA и CRVIC способствуют развитию RISC‑V в Китае и взаимодействует с RISC‑V International, но являются отдельной организацией. Китайские компании, разрабатывающие RISC‑V чипы (а их большое количество), часто делают это в рамках локальной экосистемы, не обязательно являясь участниками RISC‑V International. Сам факт массового производства RISC‑V чипов в Китае компаниями, не входящими в RISC‑V International (или входящими только в CRVA/CRVIC) и поставляющими продукцию по всему миру — значимое подтверждение, что членство в RISC‑V International не является обязательным для производства.

Заключение

В индустрии десятилетиями господствовала модель, где ISA — закрытый актив, а права на реализацию — платная, ограниченная и контролируемая лицензия от единственного владельца (ARM Ltd, Intel/AMD). Перенос этой парадигмы на RISC‑V — естественная, но ошибочная реакция.

Свобода реализации — краеугольный камень RISC‑V. Миф о привязке права производства RISC‑V чипов к членству в консорциуме и его потере при выходе — это фундаментальное искажение основной идеи архитектуры. Технология RISC‑V была задумана как открытый стандарт, развиваемый по модели, уже доказавшей свою эффективность на примере Ethernet или USB. Их сила, как и RISC‑V — в свободе, открытости и децентрализованныъ инновациях. Принцип, что любой инженер и любая компания в любой точке мира может взять опубликованную спецификацию, создать продукт и вывести его на рынок без необходимости запрашивать разрешение и без рисков, что это право будет отозвано — это юридически закрепленная реальность. Факты, подтверждённые юридической базой и рыночной практикой, однозначны.