![](https://habrastorage.org/files/9c6/03c/6aa/9c603c6aa54542fa83eb04f5580ddd58.jpg)
Тут уместно упомянуть, что в прошлом году стартовал совместный проект компаний Intel и eASIC по созданию платформы Xeon + ASIC для кастомизации процессоров под конкретные предварительно оговоренные нагрузки. Воистину, больше Xeon'ов, хороших и разных!
Под катом — немного информации о FPGA Altera Arria 10.
![](https://habrastorage.org/files/cc1/c02/2e7/cc1c022e784b429e80672ba963268f66.jpg)
Устройство FPGA семейства Arria 10
Новые ПЛИС FPGA семейства Arria 10 выполнены по технологическим нормам 20 нм. Устройства семейства Arria 10 отличаются на 40% меньшим энергопотреблением, чем ПЛИС FPGA предыдущего поколения, и являются единственными в отрасли программируемыми логическими схемами с аппаратно реализованными блоками цифровой обработки сигналов с плавающей точкой с производительностью 1500 GFLOPS (млрд. операций с плавающей точкой).
- Пропускная способность интегрированных приемопередатчиков до 28.3 Гбит/с
- Высокопроизводительный интерфейс внешней памяти с пропускной способностью 2666 Мбит/с
- Аппаратные блоки DSP-вычислений с плавающей точкой, соответствующие требованиям спецификации IEEE 754
- До 96 каналов приемопередатчиков обеспечивают тракт последовательной передачи данных с пропускной способностью до 3.6 Тбит/с
Программное использование возможностей FPGA будет осуществляться посредством Altera OpenCL SDK