В 2015 году Intel приобрела компанию Altera — одного из известнейших разработчиков FPGA и SoC. Постепенно все продукты Altera — как аппаратные, так и программные — сменили свое название, в частности, ПО для дизайна FPGA-систем Altera Quartus стало именоваться Intel Quartus Prime. Мы часто упоминали о нем в связи с выходом очередных FPGA Intel, но никогда не описывали подробно. Сейчас есть время это сделать, тем более что со времен смены имени вышло уже несколько больших релизов, принесших новый функционал и поддержку новых устройств.
Итак, Intel Quartus Prime содержит все что вам нужно для разработки дизайна систем на базе Intel FPGA, SoC и Complex Programmable Logic Device (CPLD), начиная с самых основ и включая далее отладку взаимодействия, оптимизацию, верификацию и моделирование. В настоящее время предлагается три варианта поставки Quartus Prime:
- Intel Quartus Prime Pro Edition предназначена для работы с продвинутыми опциями FPGA и SoC последнего поколения, такими как Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX.
- The Intel Quartus Prime Standard Edition включает в себя полную поддержку устройств предыдущих поколений, а также семейства Intel Cyclone 10 LP.
- The Intel Quartus Prime Lite Edition представляет собой инструмент для работы с семействами массового сегмента, его можно скачать бесплатно без дополнительного лицензирования.
Матрица совместимости для версии 18.1 выглядит следующим образом.
| Устройства | Pro | Standard | Lite |
|---|---|---|---|
| Stratix IV, V | ✓ | ||
| Intel Stratix 10 | ✓ | ||
| Arria II | ✓ | ||
| Arria II, V | ✓ | ||
| Intel Arria 10 | ✓ | ✓ | |
| Cyclone IV, V | ✓ | ✓ | |
| Intel Cyclone 10 LP | ✓ | ✓ | |
| Intel Cyclone 10 GX | ✓ | ||
| Intel MAX series | ✓ | ✓ |
Теперь об основном функционале — опять-таки применительно к различным версиям Intel Quartus Prime. Более подробную информацию можно найти на страничке продукта.
| Функционал | Pro | Standard | Lite |
|---|---|---|---|
| Design Flow | |||
| Частичная переконфигурация позволяет вам изменить конфигурацию части FPGA динамически, в то время как остальной дизайн продолжает функционировать | ✓ | ✓ | ✓ |
| Быстрая перекомпиляция — компилятор при возможности переиспользует предыдущие результаты анализа и фиттинга и не осуществляет препроцессинг неизмененных дизайн блоков | ✓ | ✓ | |
| Блочный дизайн — инкрементальная блочная компиляция и переиспользование дизайн блока | ✓ | ||
| Инкрементальная оптимизация — традиционные этапы фиттинга подразделяются на более тонкие подэтапы для лучшего контроля потока | ✓ | ||
| Design Entry | |||
| Поддержка многопроцессорности — сокращение времени компиляции | ✓ | ✓ | |
| Набор IP — лицензий на интеллектуальную собственность для наиболее популярных в FPGA архитектур и интерфейсов | ✓ | ✓ | |
| Intel HLS компилятор — средство высокоуровневого синтеза, принимающий на входе C++ и генерирующий RTL код продуктового качества, оптимизированный под Intel FPGA | ✓ | ✓ | ✓ |
| Дизайнер платформ — автоматически генерирует логику интерконнекта для соединения IP функций и подсистем; в версии Pro имеет дополнительный функционал | ✓ | ✓ | ✓ |
| Планировщик чипа — демонстрирует визуальное представление ресурсов чипа | ✓ | ✓ | ✓ |
| Планировщик интерфейсов — изучает архитектуру периферии устройства и эффективно распределяет интерфейсы | ✓ | ||
| Регионы логической блокировки — директива фиттеру разместить определенные элементы или узлы в пределах одного региона | ✓ | ||
| Функциональная симуляция | |||
| ПО ModelSim-Intel FPGA edition — специальная версия ПО ModelSim для Intel FPGA, включающая поведенческий анализ, HDL тесты и исполнение TCL скриптов | ✓ | ✓ | ✓ |
| Синтез | |||
| VHDL | ✓ | ✓ | ✓ |
| Verilog | ✓ | ✓ | ✓ |
| SystemVerilog | ✓ | ✓ | ✓ |
| VHDL-2008 | ✓ | ||
