Intel на Международной конференции IEEE по электронным устройствам (IEDM) продемонстрировала технологию 3D Stacked CMOS Transistor следующего поколения, которая использует питание и прямой контакт на задней стороне для обеспечения большей производительности и масштабирования на чипах следующего поколения.
Компания также сообщила о путях масштабирования недавних прорывов в области исследований и разработок в области обратной подачи питания, таких как задние контакты, и была первой, кто продемонстрировал успешную крупномасштабную трёхмерную монолитную интеграцию кремниевых транзисторов с транзисторами из нитрида галлия (GaN) на одной 300-мм пластине.
«Поскольку мы вступаем в эру Ангстрема и за четыре года планируем выйти за рамки пяти узлов, продолжение инноваций становится более важным, чем когда-либо», — заявил Санджай Натараджан, старший вице-президент Intel и генеральный менеджер по исследованиям компонентов.
На IEDM 2023 исследователи Intel определили ключевые области исследований и разработок, необходимые для продолжения масштабирования за счет эффективного объединения транзисторов. Наряду с улучшением подачи питания на задней стороне и использованием новых материалов для 2D-каналов, Intel работает над тем, чтобы к 2030 году обеспечить триллион транзисторов в корпусе.
Последние исследования компании продемонстрировали возможность размещать комплементарные полевые транзисторы (CFET) вертикально с уменьшенным шагом затвора до 60 нм. Это позволяет повысить эффективность использования площади и производительность в сочетании с задним питанием и прямыми контактами.
Первая реализация внутренней подачи питания Intel PowerVia будет готова к производству в 2024 году. Также компания выпустит RibbonFET — транзисторы с нанолистом или с целым затвором, которые будут подключены к уже созданной схеме межсоединений. На IEDM 2023 компания определила пути расширения и масштабирования внутренней системы энергоснабжения за пределами PowerVia, а также ключевые технологические усовершенствования, необходимые для их реализации.
