В векторные базы и правда сувать даташиты бессысленно, проверял это в своем втором проекте. Переписки да, записки, страницы конфлюенц. Но не даташиты, считай что сразу получаем галюцинируемый RAG на выходе
В целом согласен, MCP с доками Espressif закрывает большую часть. Только это документация на SoC, а скилл - про плату. Всё, что не в даташите (разводки, пины за сетодиодами и проч), приходится добывать эмпирически - как вы и добывали с CYD.
Ваша история кмк и есть аргумент "за". Несколько итераций с тестовыми паттернами - это потраченное время. Скилл это способ потратить его один раз: в следующем проекте на той же плате итераций ноль, и у следующего человека тоже ноль.
Клод рили способен доки писать, но эти доки живут внутри одного проекта: новый репозиторий - заново, и каждый раз как повезёт с разведкой (можно конечно руками md переносить, не очень удобнл). Скилл это то же самое, вынесенное на уровень платы: подгружается только когда релевантно, лежит в гите, шарится.
This! Ровно также делал сначала, но потом надоело. Еще иногда просил написать .md чтобы в следующий проект перенести особенности платы, распиновку, etc. На тех фото выше только часть плат, их суммарно три десятка. Тяжело помнить особенности каждой.
Все индивидуально, в целом в 2/3 случаев оно пишет нормально. Но вот иногда, особенно на платах с переферией (экранчики, флешечки, wifi/bt-модули) начинаются сложноотлаживаемые траблы.
Точно не работает? Просто в репозитории из статьи есть скилл как раз для этой платы. Экран у меня тоже там завелся не с первого раза.
Расскажите как это произошло и что к этому привело? :)
Расскажите каким образом и что привело к этому? :)
В векторные базы и правда сувать даташиты бессысленно, проверял это в своем втором проекте. Переписки да, записки, страницы конфлюенц. Но не даташиты, считай что сразу получаем галюцинируемый RAG на выходе
Да как будто можно юзать параллельно, одно другому не мешает.
В целом согласен, MCP с доками Espressif закрывает большую часть. Только это документация на SoC, а скилл - про плату. Всё, что не в даташите (разводки, пины за сетодиодами и проч), приходится добывать эмпирически - как вы и добывали с CYD.
Ваша история кмк и есть аргумент "за". Несколько итераций с тестовыми паттернами - это потраченное время. Скилл это способ потратить его один раз: в следующем проекте на той же плате итераций ноль, и у следующего человека тоже ноль.
Клод рили способен доки писать, но эти доки живут внутри одного проекта: новый репозиторий - заново, и каждый раз как повезёт с разведкой (можно конечно руками md переносить, не очень удобнл). Скилл это то же самое, вынесенное на уровень платы: подгружается только когда релевантно, лежит в гите, шарится.
ESP32 C6 которая с экранчиком? У меня там изображение нормально не заводилось
А тут как раз в скиллах есть 100% работающие проекты, чтобы просто мигалка заработала. Для быстрого вката.
This! Ровно также делал сначала, но потом надоело. Еще иногда просил написать .md чтобы в следующий проект перенести особенности платы, распиновку, etc. На тех фото выше только часть плат, их суммарно три десятка. Тяжело помнить особенности каждой.
Все индивидуально, в целом в 2/3 случаев оно пишет нормально. Но вот иногда, особенно на платах с переферией (экранчики, флешечки, wifi/bt-модули) начинаются сложноотлаживаемые траблы.