24.4. Но, скорее всего, это моя ошибка, ибо xSignals я осваивал именно под проект планки DDR4. Занимался этим делом в начале этого года (заработало, кстати, с первой попытки). До этого вообще страдал с excel файлом для задержек/длин линий. Увы, предоставлен сам себе, поэтому многие фичи САПР открываются для меня под соусом "а так можно было?!"
Значит я не до конца разобрался. Вполне нормальная ситуация, наличие пробелов очевидно. Спасибо за подсказку, теперь работать будет значительно удобнее)
Использование VDD как опоры для CA-шины - это требование JEDEC в их документации на DDR4, вероятно, связано с особенностями устройства блока ввода-вывода контроллера памяти и самих чипов. Тут конденсаторы на землю особо не участвуют в передаче возвратного тока. Более того - на высоких частотах конденсатор такую роль просто не может исполнять из-за роста его индуктивности. Касательно SPI/I2C/SWD - не то, чтобы для них нужна была адекватная опора, если линии не метровые. С SPI только опора желательна, если частоты выходят за 10 МГц.
Обмануть контроллер можно попытаться разве что из-под SPD, зашив другие данные. Но не исключено, что в процессе инициализации ОЗУ контроллер заметит отличие конфига памяти и SPD и просто откажется поднимать ее, выдав ошибку.
Переходник PCIe-SATA - есть такая штука как ASM1166/1164. Есть и в виде платы M2 с SATA-коннекторами. А вот разветвление PCIe на несколько отдельных линий - вопрос открытый. Нужен или хаб, что умеет дробить одну линию на несколько (но тогда от x4 останется x1 по пропускной способности), или пытаться разделить эти x4 на 4 по x1, добавив генератор REFCLK для каждой из этих линий. Но PERST тоже как-то надо делить (участвует в инициализации интерфейса), да и вряд ли какая десктопная система умеет дробить одну шину на несколько.
4 ранга в стандартном декстопном сегменте в контексте DDR4 не может быть, это строго серверные RDIMM и так далее. На стандартном коннекторе DIMM есть контакты только под два ранга. За DDR4 RDIMM или DDR5 говорить не могу, так как не занимался изучением этих интерфейсов и не работал с ними. Пояснение про 2 стороны было преведено чисто с обывательской точки зрения, так проще понять о чем идет речь.
Теоретически - возможно, если найдется чип GPU совместимый с DDR4. На практике, увы, есть два затыка: стоимость платы в малой серии будет порядочной. И главное - документация на GPU, достать ее будет трудно.
24.4. Но, скорее всего, это моя ошибка, ибо xSignals я осваивал именно под проект планки DDR4. Занимался этим делом в начале этого года (заработало, кстати, с первой попытки). До этого вообще страдал с excel файлом для задержек/длин линий.
Увы, предоставлен сам себе, поэтому многие фичи САПР открываются для меня под соусом "а так можно было?!"
Значит я не до конца разобрался. Вполне нормальная ситуация, наличие пробелов очевидно.
Спасибо за подсказку, теперь работать будет значительно удобнее)
Использование VDD как опоры для CA-шины - это требование JEDEC в их документации на DDR4, вероятно, связано с особенностями устройства блока ввода-вывода контроллера памяти и самих чипов. Тут конденсаторы на землю особо не участвуют в передаче возвратного тока. Более того - на высоких частотах конденсатор такую роль просто не может исполнять из-за роста его индуктивности.
Касательно SPI/I2C/SWD - не то, чтобы для них нужна была адекватная опора, если линии не метровые. С SPI только опора желательна, если частоты выходят за 10 МГц.
Обмануть контроллер можно попытаться разве что из-под SPD, зашив другие данные. Но не исключено, что в процессе инициализации ОЗУ контроллер заметит отличие конфига памяти и SPD и просто откажется поднимать ее, выдав ошибку.
Переходник PCIe-SATA - есть такая штука как ASM1166/1164. Есть и в виде платы M2 с SATA-коннекторами.
А вот разветвление PCIe на несколько отдельных линий - вопрос открытый. Нужен или хаб, что умеет дробить одну линию на несколько (но тогда от x4 останется x1 по пропускной способности), или пытаться разделить эти x4 на 4 по x1, добавив генератор REFCLK для каждой из этих линий. Но PERST тоже как-то надо делить (участвует в инициализации интерфейса), да и вряд ли какая десктопная система умеет дробить одну шину на несколько.
4 ранга в стандартном декстопном сегменте в контексте DDR4 не может быть, это строго серверные RDIMM и так далее. На стандартном коннекторе DIMM есть контакты только под два ранга.
За DDR4 RDIMM или DDR5 говорить не могу, так как не занимался изучением этих интерфейсов и не работал с ними.
Пояснение про 2 стороны было преведено чисто с обывательской точки зрения, так проще понять о чем идет речь.
Теоретически - возможно, если найдется чип GPU совместимый с DDR4. На практике, увы, есть два затыка: стоимость платы в малой серии будет порядочной. И главное - документация на GPU, достать ее будет трудно.