Я забыл отметить, что Boundary Scan Chain и IJTAG - это параллельные миры. BSDL никуда не девается, но он и нужен только для проверки межсоединений и других стандартных функций. Для тестирования внутренней логики используется файлы SVF или STIL. С ними умеет работать XJTAG и JTAG Technologies. НО Проводить анализ внутренней логики могут только специальные САПР и тестеры. Поэтому пока для любителей IJTAG область закрытая, но я думаю этот момент изменится, так как появляется open source решения для проектирования чипов.
Если соединить все IP-ядра (среднего чипа, где будет загрузчик, процессор, интерфейсы) в одну цепочку (Daisy chain), то это минимум 30 WBY, а WBR не знаю это от размера блока будет зависеть.
В целом, IJTAG это про разработку и валидацию в первую очередь чипа.
Но на самом деле об этом нужно знать и разработчикам печатных плат. Просто у нас только сейчас начинают подходить проектам такого масштаба, когда обычного JTAG недостаточно для плат.
Где-то с 2005 года существует группа SJTAG. Они озадачились тестированием (в том числе в реальном времени) многоплатных систем (сервера или автмобиль с блоками ECU). И они разработали ряд стандартов. Они позволяют гибко подходить к диагностике и контролю, а не просто все соединять в одну гигантскую цепь. И вот в этом подходе IJTAG это возможность быстрого обращения, например, к конкретному BIST, не проходя по всей цепи.
Для этого и существует ускоренные испытания на надежность, которые присутсвуют в любой методике испытаний. Даже если мы уже говорим про серийный выпуск, то необходимо проводить выборочные испытания.
Также есть вопрос о том как была устранена проблема по загрязнению до обнаружения проблемы. Я о том, что только первые партии были с данной проблемой.
Я сталкивался в практике больше с аппаратами, которые расчитывались на срок службы в несколько часов. Поэтому логики с переплетением и мажорирование было достаточным.
Из интересного когда писал дипломную работу связанную с инерциальной навигацией, видел статьи и патенты, где вместо реконфигурации ПЛИС использовали параллельные вычисления, то есть основное и экстропаляция. И вот экстропаляционные значения записывали в особую память. И в случае однократного сбоя получалось не терять навигационные данные.
Да, статья является переложением с доклада конференции и предназначена для популяризации направления DFT.
В дальнейшем планирую, конечно, и описанные Вами темы освещать. Но как Вы понимайте, что здесь я могу освещать в основном только темы общего характера, потому что NDA.
Я забыл отметить, что Boundary Scan Chain и IJTAG - это параллельные миры. BSDL никуда не девается, но он и нужен только для проверки межсоединений и других стандартных функций. Для тестирования внутренней логики используется файлы SVF или STIL. С ними умеет работать XJTAG и JTAG Technologies. НО Проводить анализ внутренней логики могут только специальные САПР и тестеры. Поэтому пока для любителей IJTAG область закрытая, но я думаю этот момент изменится, так как появляется open source решения для проектирования чипов.
Если соединить все IP-ядра (среднего чипа, где будет загрузчик, процессор, интерфейсы) в одну цепочку (Daisy chain), то это минимум 30 WBY, а WBR не знаю это от размера блока будет зависеть.
В целом, IJTAG это про разработку и валидацию в первую очередь чипа.
Но на самом деле об этом нужно знать и разработчикам печатных плат. Просто у нас только сейчас начинают подходить проектам такого масштаба, когда обычного JTAG недостаточно для плат.
Где-то с 2005 года существует группа SJTAG. Они озадачились тестированием (в том числе в реальном времени) многоплатных систем (сервера или автмобиль с блоками ECU). И они разработали ряд стандартов. Они позволяют гибко подходить к диагностике и контролю, а не просто все соединять в одну гигантскую цепь. И вот в этом подходе IJTAG это возможность быстрого обращения, например, к конкретному BIST, не проходя по всей цепи.
Для этого и существует ускоренные испытания на надежность, которые присутсвуют в любой методике испытаний. Даже если мы уже говорим про серийный выпуск, то необходимо проводить выборочные испытания.
Также есть вопрос о том как была устранена проблема по загрязнению до обнаружения проблемы. Я о том, что только первые партии были с данной проблемой.
Спасибо большое за статью!
Я сталкивался в практике больше с аппаратами, которые расчитывались на срок службы в несколько часов. Поэтому логики с переплетением и мажорирование было достаточным.
Из интересного когда писал дипломную работу связанную с инерциальной навигацией, видел статьи и патенты, где вместо реконфигурации ПЛИС использовали параллельные вычисления, то есть основное и экстропаляция. И вот экстропаляционные значения записывали в особую память. И в случае однократного сбоя получалось не терять навигационные данные.
Благодарю за комментарий!
Да, статья является переложением с доклада конференции и предназначена для популяризации направления DFT.
В дальнейшем планирую, конечно, и описанные Вами темы освещать. Но как Вы понимайте, что здесь я могу освещать в основном только темы общего характера, потому что NDA.