В моем примере без декаплинга работает микросхема с одним переключающимся буфером, и шум по питанию достигает одного вольта. Это криминально, хотя генератор и работает. При вариации температуры, напряжения питания или других условий всё может сломаться. Если же одновременно переключающихся сигналов будет два или три, амплитуда шумов станет достаточной для того, чтобы микросхема перестала работать и в нормальных условиях.
Про ваши аргументы:
Если два чипа логики стоят рядом, их выводы питания соединены с некоторый (далеко не пренебрежимо малой) паразитной индуктивностью. Полагаться на то, что шум на выводах и, тем более, на кристаллах, будет одинаковым и синфазным, глупо
Да, верно. Но при этом остаётся паразитная ёмкость контактной площадки и нагрузка на линию. А откуда вы взяли 15 Ом?
Производители микроконтроллеров не дураки и предлагают выбирать подходящую "силу" (то бишь dI/dT) для внешних буферов. На входах в лучшем случае доступен триггер Шмидта, и никакого намеренно добавленного low-pass фильтра там нет и быть не может (иначе бы скоростные интерфейсы не работали)
Отличный пример трейдоффа между эффективностью декаплинга и стоимостью устройства. Если инженеры провели симуляции и измерения, и убедились, что для этого устройства такая топология подходит - они молодцы и сэкономили кучу денег на печатной плате. Для крупносерийного производства переход от четырёх слоёв к шести или восьми очень ощутим.
Мне кажется, вы чересчур пессимистичны насчет новичков. Если после этой статьи кто-то начнёт ставить конденсаторы впритык к ножкам чипа - можно сказать, писал не зря.
Сейчас фронты на уровне долей наносекунд не редкость у бытовой копеечной логики (как в этой статье) и популярных микроконтроллеров, тех же Atmega328. Длина фронта не зависит от тактовой частоты и определяется исключительно физической реализацией буферов на кристалле. Рассмотренный пример - именно то, что можно ожидать "у типового МК"
У чипа с "частотой" 100 кГц (на самом деле, с эквивалентной полосой, да?) время нарастания сигнала составляет 3.5 микросекунды. Я никогда в жизни не видел таких фронтов на КМОП-микросхемах. Самые медленные - десятки наносекунд.
Про допустимый уровень помех - можно ориентироваться, например, на входные логические уровни. Для очень устойчивого (из-за триггера Шмидта на входе) инвертора при питании 4.5 В пороги переключения равны 1.9-3.1 В (растущий фронт) и 1.1-2 В (падающий фронт). Если входной сигнал близок к этим порогам (например, низкий уровень равен 0.6 В, а высокий - 3.2 В), то достаточно 1000 мВ помех, чтобы схема перестала работать. Для низковольтной логики допустимый уровень помех будет меньше.
как правило, место для конденсатора есть либо только на периферии (за пределами футпринта чипа), либо в специальной зоне в центре BGA (не для любого корпуса);
толщина сложных плат бывает большой, вплоть до 2 ... 2.5 мм, и соответственно паразитная индуктивность перехода на противоположную сторону также существенна
если у чипа много напряжений питания, разместить непосредственно под ним нужное количество конденсаторов по каждой шине может быть невозможно
DC bias здесь не учитывался. Для высокочастотного декаплинга значение ёмкости как таковое не имеет значения (если оно больше необходимого минимума; в этом тестовом сетапе - 10 нФ).
Все конденсаторы от Yageo, диэлектрик NPO для маленьких номиналов и X7R / X5R для больших.
В этом случае про них можно не переживать - ни то, ни другое не внесёт никаких эффектов.
Источник питания тестовой платы гальванически изолирован от PE и mains; частота сети (50 Гц) и её гармоники лежат крайне далеко от полосы интереса (10...1000 МГц); амплитуда полезного сигнала очень большая, а выходной импеданс сигнала маленький (это значит, что SNR будет также очень высоким).
Отличить шумы схемы от наведённых просто: выключите источник питания. Чуть более красивый метод - подключить второй пробник на выход кольцевого генератора и убедиться, что шумы кореллируют с переключением буфера.
Так делать не надо, это чревато проблемами. Посмотрите вот эту статью.
Большие конденсаторы (bulk capacitors) не играют роли в высокочастотном декаплинге из-за большой собственной индуктивности, поэтому их можно ставить далеко. Но это скорее про 100 мкФ, а не 10 нФ.
1) Если конденсатор ставим в том же слое, что и микросхему, понадобится пара внутренних слоёв Vdd-GND с малым зазором (и плата 6+ слоёв). Вот пример топологии:
Конденсатор ставим как можно ближе к BGA-корпусу, оптимизируем положение via.
В некоторых случаях конденсатор ставят с обратной стороны печатной платы, особенно для больших по площади BGA-компонентов. Нужно анализировать паразитную индуктивность подключения в каждом случае и выбирать оптимальный вариант.
2) Зависит от микросхемы нагрузки. Либо делать как в предыдущем пункте, либо смириться с не очень хорошим декаплингом.
Ставить 100 пФ и 1 мкФ (в одинаковом корпусе) в параллель бессмысленно. Посмотрите вот эту статью.
Спецификация чаще всего определяет лишь необходимый результат, а не требования ("правила") к разводке. Например, предельные insertion loss, FEXT/NEXT, требуемое волновое сопротивление, параметры раскрытия глаза на приёмнике. Как эти требования реализовать - уже задача инженера.
Не совсем так, но сигнал NRZ 5 Гбит/с может быть оцифрован без потерь при 5 Gsps.
Частота Найквиста здесь используется как fundamental frequency, способ оценки спектра сигнала. Для модуляции NRZ, скорости передачи данных 5 Гбит/с (как в USB 3.2 Gen 1) и последовательности битов 101010...10 (при которой частота смены уровня сигнала на линии самая высокая) фундаментальная частота будет равна 2.5 ГГц.
Originally, it is a sampling theorem in the digitization of analog signals, which means that "only frequencies up to half the sampling frequency can be reproduced". In turn, it is also used as a term to indicate the frequency that is the main component of a digital transmission signal. In NRZ, 1/2 of the data rate is the Nyquist frequency, and in the method called PAM4, which vertically overlaps 2 bits, it is 1/4.
Питание по USB Type C - и правда отдельная большая тема.
По спецификации сопротивление одной контактной пары VBUS или GND должно быть не более 50 мОм (в течение всей жизни, то есть 10 000 циклов соединения), стойкость изоляции не хуже 100VAC RMS. Суммарный рейтинг по току для всех контактов VBUS/GND равен 5 А.
Греться разъем может. Допустимое повышение температуры (при максимальном разрешённом токе) - 30 градусов относительно окружающей среды. Горячий, но без оплавленной изоляции)
USB Power Delivery 2.0 описывает мощность до 100W (20V, 5A) через USB Type C. Актуальный стандарт USB PD 3.0 - вплоть до 240W (48V, 5A).
Частота Найквиста USB 3.2 Gen 1 - 2.5 ГГц, USB 3.2 Gen 2 - 5 ГГц, USB4 - 10 ГГц.
Основная проблема в разъёмах - резонансный четвертьволновый стаб в контактной паре. На 10 ГГц (USB4) задача всё ещё сравнительно простая - длина волны 10 ГГц в диэлектрике (фактор замедления 0.5) около 15 мм, длина волны третьей гармоники - 5 мм. Поэтому стаб длиной 0.5 мм неприятен, но не фатален.
Настоящие сложности начинаются, когда длина волны сигнала (или 3-5 гармоники) становится сравнима с механическими габаритами "хвостиков" контактной пары. Это частоты уровня 20...50 ГГц, которые сейчас не редкость - 56-112 Gbps NRZ, 112 Gbps PAM4 и подобные.
Спасибо, хорошая мысль. Сегодня провёл измерения, результат ожидаемый - для пар конденсаторов
0.47 мкФ + 0.47 мкФ
0.47 мкФ + 10 нФ
10 нФ + 10 нФ
в этом тестовом сетапе шум питания абсолютно одинаковый, на кристалле около 247 mVpp, на плате - около 53 mVpp
Пробник x10 нужен, чтобы не испортить полосу пропускания. Да, по сути, это делитель 1:10. Подробнее вот в этой статье
Увы) Термины вроде "шунтирующих" и "развязывающих" конденсаторов очень режут слух. У вас есть мысли, какой термин подойдёт лучше?
В моем примере без декаплинга работает микросхема с одним переключающимся буфером, и шум по питанию достигает одного вольта. Это криминально, хотя генератор и работает. При вариации температуры, напряжения питания или других условий всё может сломаться. Если же одновременно переключающихся сигналов будет два или три, амплитуда шумов станет достаточной для того, чтобы микросхема перестала работать и в нормальных условиях.
Про ваши аргументы:
Если два чипа логики стоят рядом, их выводы питания соединены с некоторый (далеко не пренебрежимо малой) паразитной индуктивностью. Полагаться на то, что шум на выводах и, тем более, на кристаллах, будет одинаковым и синфазным, глупо
Да, верно. Но при этом остаётся паразитная ёмкость контактной площадки и нагрузка на линию. А откуда вы взяли 15 Ом?
Производители микроконтроллеров не дураки и предлагают выбирать подходящую "силу" (то бишь dI/dT) для внешних буферов. На входах в лучшем случае доступен триггер Шмидта, и никакого намеренно добавленного low-pass фильтра там нет и быть не может (иначе бы скоростные интерфейсы не работали)
Отличный пример трейдоффа между эффективностью декаплинга и стоимостью устройства. Если инженеры провели симуляции и измерения, и убедились, что для этого устройства такая топология подходит - они молодцы и сэкономили кучу денег на печатной плате. Для крупносерийного производства переход от четырёх слоёв к шести или восьми очень ощутим.
Мне кажется, вы чересчур пессимистичны насчет новичков.
Если после этой статьи кто-то начнёт ставить конденсаторы впритык к ножкам чипа - можно сказать, писал не зря.
Сейчас фронты на уровне долей наносекунд не редкость у бытовой копеечной логики (как в этой статье) и популярных микроконтроллеров, тех же Atmega328. Длина фронта не зависит от тактовой частоты и определяется исключительно физической реализацией буферов на кристалле. Рассмотренный пример - именно то, что можно ожидать "у типового МК"
У чипа с "частотой" 100 кГц (на самом деле, с эквивалентной полосой, да?) время нарастания сигнала составляет 3.5 микросекунды. Я никогда в жизни не видел таких фронтов на КМОП-микросхемах. Самые медленные - десятки наносекунд.
Про допустимый уровень помех - можно ориентироваться, например, на входные логические уровни. Для очень устойчивого (из-за триггера Шмидта на входе) инвертора при питании 4.5 В пороги переключения равны 1.9-3.1 В (растущий фронт) и 1.1-2 В (падающий фронт). Если входной сигнал близок к этим порогам (например, низкий уровень равен 0.6 В, а высокий - 3.2 В), то достаточно 1000 мВ помех, чтобы схема перестала работать. Для низковольтной логики допустимый уровень помех будет меньше.
Вот ссылка на файлы для производства:
https://brs.im/wp-content/uploads/2022/12/GRB_Decoupling_Research.zip
С1 и R2 в тестах не монтировался, R1 - 10 кОм, R3 - 0R (можно и 10 кОм, не влияет).
Иногда так делают. Есть несколько минусов:
как правило, место для конденсатора есть либо только на периферии (за пределами футпринта чипа), либо в специальной зоне в центре BGA (не для любого корпуса);
толщина сложных плат бывает большой, вплоть до 2 ... 2.5 мм, и соответственно паразитная индуктивность перехода на противоположную сторону также существенна
если у чипа много напряжений питания, разместить непосредственно под ним нужное количество конденсаторов по каждой шине может быть невозможно
DC bias здесь не учитывался.
Для высокочастотного декаплинга значение ёмкости как таковое не имеет значения (если оно больше необходимого минимума; в этом тестовом сетапе - 10 нФ).
Все конденсаторы от Yageo, диэлектрик NPO для маленьких номиналов и X7R / X5R для больших.
В этом случае про них можно не переживать - ни то, ни другое не внесёт никаких эффектов.
Источник питания тестовой платы гальванически изолирован от PE и mains; частота сети (50 Гц) и её гармоники лежат крайне далеко от полосы интереса (10...1000 МГц); амплитуда полезного сигнала очень большая, а выходной импеданс сигнала маленький (это значит, что SNR будет также очень высоким).
Отличить шумы схемы от наведённых просто: выключите источник питания.
Чуть более красивый метод - подключить второй пробник на выход кольцевого генератора и убедиться, что шумы кореллируют с переключением буфера.
Так делать не надо, это чревато проблемами. Посмотрите вот эту статью.
Большие конденсаторы (bulk capacitors) не играют роли в высокочастотном декаплинге из-за большой собственной индуктивности, поэтому их можно ставить далеко. Но это скорее про 100 мкФ, а не 10 нФ.
В розетку. Я полагаю, вы переживаете за ground loops или шумы от mains?
Пробник x10 с пружинкой подключается к выделенным тестовым площадкам.
1) Если конденсатор ставим в том же слое, что и микросхему, понадобится пара внутренних слоёв Vdd-GND с малым зазором (и плата 6+ слоёв). Вот пример топологии:
Конденсатор ставим как можно ближе к BGA-корпусу, оптимизируем положение via.
В некоторых случаях конденсатор ставят с обратной стороны печатной платы, особенно для больших по площади BGA-компонентов. Нужно анализировать паразитную индуктивность подключения в каждом случае и выбирать оптимальный вариант.
2) Зависит от микросхемы нагрузки. Либо делать как в предыдущем пункте, либо смириться с не очень хорошим декаплингом.
Ставить 100 пФ и 1 мкФ (в одинаковом корпусе) в параллель бессмысленно.
Посмотрите вот эту статью.
Спецификация чаще всего определяет лишь необходимый результат, а не требования ("правила") к разводке. Например, предельные insertion loss, FEXT/NEXT, требуемое волновое сопротивление, параметры раскрытия глаза на приёмнике. Как эти требования реализовать - уже задача инженера.
Например, в системах магистральной и внутренней связи 400G / 800G / 1.6T.
Такие скорости используются в Serdes между FPGA и оптическим трансивером.
IEEE P802.3ck 100 Gb/s, 200 Gb/s, and 400 Gb/s Electrical Interfaces
Не совсем так, но сигнал NRZ 5 Гбит/с может быть оцифрован без потерь при 5 Gsps.
Частота Найквиста здесь используется как fundamental frequency, способ оценки спектра сигнала. Для модуляции NRZ, скорости передачи данных 5 Гбит/с (как в USB 3.2 Gen 1) и последовательности битов 101010...10 (при которой частота смены уровня сигнала на линии самая высокая) фундаментальная частота будет равна 2.5 ГГц.
Про второй смысл "частоты Найквиста"
Nyquist Frequency
Originally, it is a sampling theorem in the digitization of analog signals, which means that "only frequencies up to half the sampling frequency can be reproduced". In turn, it is also used as a term to indicate the frequency that is the main component of a digital transmission signal. In NRZ, 1/2 of the data rate is the Nyquist frequency, and in the method called PAM4, which vertically overlaps 2 bits, it is 1/4.
Также см. Intel: NRZ Fundamentals
Про совместимость
xkcd
Питание по USB Type C - и правда отдельная большая тема.
По спецификации сопротивление одной контактной пары VBUS или GND должно быть не более 50 мОм (в течение всей жизни, то есть 10 000 циклов соединения), стойкость изоляции не хуже 100VAC RMS. Суммарный рейтинг по току для всех контактов VBUS/GND равен 5 А.
Греться разъем может. Допустимое повышение температуры (при максимальном разрешённом токе) - 30 градусов относительно окружающей среды. Горячий, но без оплавленной изоляции)
USB Power Delivery 2.0 описывает мощность до 100W (20V, 5A) через USB Type C.
Актуальный стандарт USB PD 3.0 - вплоть до 240W (48V, 5A).
Частота Найквиста USB 3.2 Gen 1 - 2.5 ГГц, USB 3.2 Gen 2 - 5 ГГц, USB4 - 10 ГГц.
Основная проблема в разъёмах - резонансный четвертьволновый стаб в контактной паре. На 10 ГГц (USB4) задача всё ещё сравнительно простая - длина волны 10 ГГц в диэлектрике (фактор замедления 0.5) около 15 мм, длина волны третьей гармоники - 5 мм. Поэтому стаб длиной 0.5 мм неприятен, но не фатален.
Настоящие сложности начинаются, когда длина волны сигнала (или 3-5 гармоники) становится сравнима с механическими габаритами "хвостиков" контактной пары. Это частоты уровня 20...50 ГГц, которые сейчас не редкость - 56-112 Gbps NRZ, 112 Gbps PAM4 и подобные.