Как стать автором
Обновить
4
0
Дмитрий @flamehj

Пользователь

Отправить сообщение

В 5G (в той реализации, что назвается 5GNow) предлагается использовать неортогональный OFDM (N-OFDM) и ортогонализацию поднесущих на приёме, с помощью как раз неортогональности снижается пик-фактор, возрастают ресурсы на приёме на оргонализацию, но это приемлемо для текущего развития мобильников.

У SEFDM (как и у N-OFDM) неортогональные поднесущие, поэтому пик-фактор должен быть меньше, чем у OFDM.

На фоне алгоритма QR-алгоритма разложения матриц не упомянули не менее именитое SVD-разложение (которое делается на QR-разложениях).

Мне чаще встречалось в документации наоборот название "rat race coupler, ring", гибридное кольцо ("hybrid ring") первый раз услышал)

Некоторе время назад проектировал коррелятор для приёма широкополосного сигнала с кодовым разделением и большой базой (DSSS), полоса сигнала около 5 МГц, пришлось разбивать на небольшие кусочки и искать свёртку в каждым канале. Вычислить БПФ от всего сигнала было очень проблематично было. Теперь по-новому взглянул на построение коррелятора. Спасибо за статью
Не за что, в любом случае, ваш алгоритм поиска схем оригинален и интересен. Встречал в интернетах, что даже числа с плавающей точкой переводят в CDS-формат (там 2 в отрицательной степени используются). Так же интересно было бы мантиссы флотовых чисел представить в таком формате (например, для float16 мантисса 10 бит, в CSD-формате хватило бы 6-7).
Ваш формат тритов похож на CSD-формат. В ЦОС иногда используют в КИХ-фильтрах как раз для сокращения занимаемых умножителями ресурсов. Но вся сложность в подборе таких схем и выборе минимальной из них.
Вот тут пару статей нашёл про разработку разработку собственного принтера, немного беспорядочно написано, правда
книжку «Gold One Loan»

Это просто пять баллов. Gene H. Golub, Charles F. Van Loan «Matrix Computations». Довольно толковая книжка по матрицам, есть русское издание.
Согласен, SystemVerilog с выходом Vivado можно использовать как синтезируемый язык для новых поколений плис Xilinx (думаю Altera тоже не отстаёт). Он обладает функциональностью VHDL (например, можно прокидывать матрицы между модулями) и краткостью Verilog'а. И как плюс, на нём можно писать мощные тестбенчи, а для ASIC верификации под него есть готовые библиотеки для проведения функционального тестирования и тестирования покрытия кодом (например, UVM).

Информация

В рейтинге
Не участвует
Откуда
Москва, Москва и Московская обл., Россия
Дата рождения
Зарегистрирован
Активность