Моделирование смешанных схем на System Verilog

Стоит отметить, что continues assignment для real в SV работает без модификатора var.
Т.е. обе строки из перевого примера сработают одинаково.
В дело вступает relaxation of data type rules.