В статье я рассматриваю понятие "конвейерная микроархитектура" и это не метод, а именно цифровая схема. На жаргоне мы говорим "построить конвейер" или "конвейер зимовать вычисления", что означает, что нужно использовать соответствующий подход к вычислительному процессу.
Есть ещё одно значение термина "конвейеризация", суть которого вы как раз и раскрывает в комментарии. В иностранной литературе - pipelining. Но тут уже речь о другом: не как реализовать микроархитектура вычислителя в общем, а как реализовать имеющуюся микроархитектуру на низком уровне абстракции, в виде триггеров и дискретной логики.
Например, много разрядный сумматор с цепью переноса можно конвейеризировать, разбив на 2 сумматора поменьше, и выход CO первого сумматора завести через триггер на вход CI второго.
Но в статье речь именно про более высокоуровневую конвейеризацию.
По поводу матриц пикселей тут как раз все норм: если это RGB, то нужно обрабатывать 3 матрицы параллельно. Именно это имел ввиду под трехмерностью: x:y:z, где x и y - ширина и высота, а z - число каналов.
Да, @ren_hoek прав: я имел ввиду, что написанный код представляет именно описание схемы, а не последовательность команд или какой-либо алгоритм. Я не пытаюсь сравнивать, что с кодом происходит далее, так как в этом плане всё сильно отличается)
В статье я рассматриваю понятие "конвейерная микроархитектура" и это не метод, а именно цифровая схема. На жаргоне мы говорим "построить конвейер" или "конвейер зимовать вычисления", что означает, что нужно использовать соответствующий подход к вычислительному процессу.
Есть ещё одно значение термина "конвейеризация", суть которого вы как раз и раскрывает в комментарии. В иностранной литературе - pipelining. Но тут уже речь о другом: не как реализовать микроархитектура вычислителя в общем, а как реализовать имеющуюся микроархитектуру на низком уровне абстракции, в виде триггеров и дискретной логики.
Например, много разрядный сумматор с цепью переноса можно конвейеризировать, разбив на 2 сумматора поменьше, и выход CO первого сумматора завести через триггер на вход CI второго.
Но в статье речь именно про более высокоуровневую конвейеризацию.
По поводу матриц пикселей тут как раз все норм: если это RGB, то нужно обрабатывать 3 матрицы параллельно. Именно это имел ввиду под трехмерностью: x:y:z, где x и y - ширина и высота, а z - число каналов.
По поводу GPU: претензия понятна, тут я очень сильно упрощаю. Однако все же MAC операций в GPU насыпано в разы больше, чем любых других арифметико-логических. Да и тензорные блоки - это все те же сумматоры с умножителями, используемые для умножения матриц: https://images.nvidia.com/aem-dam/en-zz/Solutions/data-center/nvidia-ampere-architecture-whitepaper.pdf
Спасибо за высокую оценку)
Да, @ren_hoek прав: я имел ввиду, что написанный код представляет именно описание схемы, а не последовательность команд или какой-либо алгоритм. Я не пытаюсь сравнивать, что с кодом происходит далее, так как в этом плане всё сильно отличается)