Хабр
Все потоки
Поиск
Написать публикацию
Настройки
Войти
Обновить
14
0
Ярослав Садин
@ysdn
Пользователь
Подписаться
Отправить сообщение
Профиль
Статьи
1
Посты
Новости
Комментарии
2
Ещё
Открыть список
Закладки
34
Подписчики
5
Подписки
Скопировать ссылку на RSS
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime
ysdn
7 мар 2015 в 11:47
согласен, поправлю!
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime
ysdn
7 мар 2015 в 11:46
сарказм?)
Информация
В рейтинге
Не участвует
Откуда
Санкт-Петербург, Санкт-Петербург и область, Россия
Дата рождения
21 июня 1990
Зарегистрирован
3 октября 2014
Активность
2 ноября 2016 в 19:29
