Хабр
β
Открыть список
Как стать автором
Все потоки
Разработка
Администрирование
Дизайн
Менеджмент
Маркетинг
Научпоп
Поиск
Профиль
Обновить
14
0
Ярослав Садин
@ysdn
Пользователь
Профиль
Публикации
1
Комментарии
2
Закладки
36
Ещё
Открыть список
Подписчики
5
Подписки
Комментарии к публикациям
Открыть список
Комментарии к публикациям
Комментарии к постам
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime
ysdn
7 мар 2015 в 14:47
согласен, поправлю!
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime
ysdn
7 мар 2015 в 14:46
сарказм?)
Информация
В рейтинге
Не участвует
Откуда
Санкт-Петербург, Санкт-Петербург и область, Россия
Дата рождения
21 июня 1990
Зарегистрирован
3 октября 2014
Активность
2 ноября 2016 в 22:29
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime
Временные ограничения и статический временной анализ FPGA на примере Microsemi SmartTime