Search
Write a publication
Pull to refresh

Comments 6

А где-то есть информация о том, куда и как физически подключены выводы ПЛИС на плате?

Отличный вопрос! Схема платы : https://github.com/astranome/Astra_S9_FPGA/blob/main/AntMiner_ControlBoard_XC7010_V1.01.pdf

Распиновка Камня : https://github.com/astranome/Astra_S9_FPGA/blob/main/xc7z010clg400pkg.txt

Но тут нюанс: окончательная, реальная распиновка определяется констрейн-файлом

В зелёной рамке - назначение выходов SPI на физические пины камня
В зелёной рамке - назначение выходов SPI на физические пины камня

А в схеме платы отображено, какие выводы ZYNQ куда разведены. Если потребуется, объясню более наглядно

Спасибо.

К слову, попалось неплохое описание платы - https://mysku.club/blog/aliexpress/84832.html

У платы ЕБАЗ ОЗУ в 2 раза меньше, эзернет подключен по другому, пинов выведено меньше, требует "доработки напильником". Есть огромный плюс - на них энтузиасты сделали документацию, куча примеров, имеется несколько репо на гитхабе и большая группа в ТГ.

Sign up to leave a comment.

Articles