Comments / Profile of EasyLy / Habr

Павел Локтев @EasyLy

TinyML, исполнение нейросетей на микроконтроллерах

Синтезируем SystemVerilog код в OpenSource среде Yosys/NextPNR

EasyLy Dec 7 2021 at 14:52

Оххх. К сожалению, на большинство вопросов я не могу дать ответ. Я работаю на уровне разработчика несложных вещей.

Yosys на выходе даёт JSON файл примерно такого вида:

    "DQSBUFM": {
      "attributes": {
        "blackbox": "00000000000000000000000000000001",
        "cells_not_processed": "00000000000000000000000000000001",
        "src": "/cygdrive/d/LATICE/yosys-master/share/ecp5/cells_bb.v:316.1-331.10"
      },
      "parameter_default_values": {
        "DQS_LI_DEL_ADJ": "FACTORYONLY",
        "DQS_LI_DEL_VAL": "00000000000000000000000000000000",
        "DQS_LO_DEL_ADJ": "FACTORYONLY",
        "DQS_LO_DEL_VAL": "00000000000000000000000000000000",
        "GSR": "ENABLED"
      },
      "ports": {
        "DQSI": {
          "direction": "input",
          "bits": [ 2 ]
        },
        "READ1": {
          "direction": "input",
          "bits": [ 3 ]
        },

Кажется, он умеет выдавать не только JSON, но я особо не разбирался. NextPNR берёт его и выдаёт на выход *.config примерно такого вида

.tile R11C19:PLC2
arc: E1_H02E0701 V02S0701
arc: H00R0100 E1_H02W0701
arc: S1_V02S0201 E1_H02W0201
arc: S1_V02S0301 S3_V06N0003
arc: S1_V02S0501 E1_H01W0100
arc: V00B0000 V02N0201
arc: V00T0100 W1_H02E0301
arc: W1_H02W0601 V02N0601
arc: C5 V00T0100
arc: CLK0 G_HPBX0200
arc: D4 V00B0000
arc: D5 H00R0100

И, наконец, утилита ecppack, в моём случае, формирует *.bit и *.svf. А svf я гружу через OpenOCD.

А так- глубоко не разбирался с файлами. Вот с timing reports - там забавно. Это я месяц сидел. Там в логе показывают всё о самой плохой цепи в каждом из тактовых доменов. Гипнотизируя сведения, можно догадаться, в каком файле и почему происходят задержки. Что приятно - все имена читаемые. Вот пример:

Info: Critical path report for clock '$glbnet$clk' (posedge -> posedge):
Info: curr total
Info:  0.5  0.5  Source ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.gmii_tx_er_reg_TRELLIS_FF_Q_DI_LUT4_Z_B_LUT4_B_Z_LUT4_D_Z_CCU2C_S0_S1_LUT4_D_8_SLICE.Q1
Info:  1.6  2.1    Net ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.frame_ptr_reg[7] budget 0.972000 ns (4,18) -> (4,19)
Info:                Sink ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.s_axis_tready_reg_TRELLIS_FF_Q_DI_LUT4_Z_D_LUT4_Z_D_LUT4_B_Z_LUT4_Z_D_LUT4_Z_SLICE.C0
Info:                Defined in:
Info:                  ../rtl/fpga.v:202.3-215.2
Info:                  ../lib/eth/rtl/eth_mac_1g_rgmii_fifo.v:218.1-246.2
Info:                  ../lib/eth/rtl/eth_mac_1g.v:145.1-165.2
Info:                  ../lib/eth/rtl/axis_gmii_tx.v:122.12-122.25
Info:                  ../lib/eth/rtl/eth_mac_1g_rgmii.v:218.1-246.2
Info:                  ../rtl/fpga_core.v:252.1-284.2
Info:  0.2  2.3  Source ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.s_axis_tready_reg_TRELLIS_FF_Q_DI_LUT4_Z_D_LUT4_Z_D_LUT4_B_Z_LUT4_Z_D_LUT4_Z_SLICE.F0
Info:  0.9  3.3    Net ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.s_axis_tready_reg_TRELLIS_FF_Q_DI_LUT4_Z_D_LUT4_Z_D_LUT4_B_Z_LUT4_Z_D[3] budget 0.972000 ns (4,19) -> (5,20)
Info:                Sink ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.rgmii_phy_if_inst.rgmii_tx_clk_fall_LUT4_B_Z_PFUMX_Z_C0_LUT4_Z_1_SLICE.C1
Info:                Defined in:
Info:                  /cygdrive/d/LATICE/yosys-master/share/ecp5/cells_map.v:109.23-109.24
...
Info:  0.4  7.6  Setup ethCore0.eth_mac_inst.eth_mac_1g_rgmii_inst.eth_mac_1g_inst.axis_gmii_tx_inst.s_tdata_reg_TRELLIS_FF_Q_3_SLICE.LSR
Info: 2.3 ns logic, 5.3 ns routing

Как видим, есть полный путь в иерархии и точное имя цепи. На этом приятное заканчивается. Устранив проблему, получаем новую цепь. Список проблемных цепей, глубже, чем самая плохая, я получить не смог. И вот я месяц устранял проблему за проблемой, пока не довёл FMax с 64 до 125 МГц у Опенсорсного проекта.

Вот это я могу сказать. А остальное - прошу прощения, не совсем разбираюсь.