Search
Write a publication
Pull to refresh
-5
0
Gudd-Head @Gudd-Head

Инженер-схемотехник-ПЛИСовод

Send message

Создание и отладка модулей на языке Verilog (VHDL) в Matlab Simulink

Level of difficultyEasy
Reading time10 min
Views2.3K

Что если я скажу, что можно создать прошивку для ПЛИС на языке Verilog (VHDL), не написав ни одной строчки кода?

Читать далее

Information

Rating
1,349-th
Location
Санкт-Петербург, Санкт-Петербург и область, Россия
Registered
Activity