В сторону DSL описаний FSM смотрел только на SCXML - достаточно полная штука, но мне не зашло - уж больно коряво всё получается (вероятно не умею готовить). Пришлось навелосипедить своё.
UPD Ещё смотрел на Ragel, но счастье тоже не наступило
Давным давно, когда я ещё бодро писал на VHDL, в среде Active-HDL от Aldec, был очень симпатичный графический редактор FSM. Там были и иерархические и .. (не, недетерминированных там не было). Выглядело это примерно так:
Он и сейчас там есть ))
Но по итогу, проще и быстрее было в коде всё описать. Хотя картинки для документации получались прикольные
Не буду спорить, Вы безусловно сейчас значительно лучше знаете как работать с isa, я уже это позабыл совсем. Но вроде
Bus Mastering: An ISA device may take control of the bus, but this must be done withcaution. There are no safety mechanisms involved, and so it is easilypossible to crash the entire system by incorrectly taking control ofthe bus. For example, most systems require bus cycles for DRAM refresh.If the ISA bus master does not relinquish control of the bus or generateits own DRAM refresh cycles every 15 microseconds, the system RAM canbecome corrupted. The ISA adapter card can generate refresh cycles withoutrelinquishing control of the bus by asserting REFRESH. MRDC can be thenmonitored to determine when the refresh cycle ends. To take control of the bus, the device first asserts its DRQ line.The DMAC sends a hold request to the cpu, and when the DMAC receivesa hold acknowledge, it asserts the appropriate DAK line correspondingto the DRQ line asserted. The device is now the bus master.AEN is asserted, so if the device wishes to access I/O devices, itmust assert MASTER16 to release AEN. Control of the bus is returned tothe system board by releasing DRQ.
У ISA ограниченная производительность, я уже это озвучил.
Да, но применительно к дискам - ровесникам шины ISA, 14 MB/s - огромнейшая скорость. Вспомните объём st225.
IDE переехал на PCI и вот там он действительно становится Bus Master'ом. Когда он был на ISA был доступен лишь Multi Word DMA.
Не буду спорить - давно это было, могу и путать. Но точно помню, что в isa device мог захватить шину и стать мастером. Там только память рефрешить надо было и освобождать периодически, чтобы система хоть как-то жила.
К тому, что конечную пользу приносит практика в рамках реального мир
Какие языки, какие парадигмы, когда конечность памяти у реальных компьютеров, которая формально лишает их полноты по Тьюрингу конечно делает неприменимыми любые логические выводы в этой области. Всё пропало, клиент уезжает, гипс снимают (с)
из «каждая селедка — рыба» никак не следует, что «каждая рыба — селедка». Вычислить — да, а запретить вычислять — нет
Если запрет вычисления можно формализовать в виде алгоритма, то любая полная по тьюрингу система может его реализовать. Так что селёдка годится только для морочения ей головы, не более.
полнота по Тьюрингу не гарантирует отсутствие ошибок разработчика, которые существуют в реальном мире, в отличие от идеального.
Как и отказ от ООП не гарантирует отсутствие ошибок
Эх, вспомнилось...
Предположу, что с целью улучшить качество разрабатываемого продукта. А обижаться на указание на ошибки стало модно.
Автор многократно высказывает эту идею, относитесь к ней как к тонкому троллингу ))
Вы бы по своей ссылке сходили бы, чтоль
Резануло. Вроде человеко-месяц
Я думал, что Вы имеете ввиду работу STATECHARTS: A VISUAL FORMALISM FOR. COMPLEX SYSTEMS https://www.state-machine.com/doc/Harel87.pdf .
В сторону DSL описаний FSM смотрел только на SCXML - достаточно полная штука, но мне не зашло - уж больно коряво всё получается (вероятно не умею готовить). Пришлось навелосипедить своё.
UPD Ещё смотрел на Ragel, но счастье тоже не наступило
Давным давно, когда я ещё бодро писал на VHDL, в среде Active-HDL от Aldec, был очень симпатичный графический редактор FSM. Там были и иерархические и .. (не, недетерминированных там не было).
Выглядело это примерно так:
Но по итогу, проще и быстрее было в коде всё описать. Хотя картинки для документации получались прикольные
Это смотря какие. Некоторые вообще только с фреймами работают. Всё зависит от страны происхождения пакета.
/s
Думаю свитчи пропускают все пакеты, за исключением ситуаций с битым crc и с учётом особенностей настройки vlan
Не буду спорить, Вы безусловно сейчас значительно лучше знаете как работать с isa, я уже это позабыл совсем. Но вроде
https://gist.github.com/PhirePhly/2209518
Да, но применительно к дискам - ровесникам шины ISA, 14 MB/s - огромнейшая скорость. Вспомните объём st225.
Не буду спорить - давно это было, могу и путать. Но точно помню, что в isa device мог захватить шину и стать мастером. Там только память рефрешить надо было и освобождать периодически, чтобы система хоть как-то жила.
ООП есть? А если найду? ))
Какие языки, какие парадигмы, когда конечность памяти у реальных компьютеров, которая формально лишает их полноты по Тьюрингу конечно делает неприменимыми любые логические выводы в этой области.
Всё пропало, клиент уезжает, гипс снимают (с)
Да, ошибся веткой ))
.
Согласен. Преимущества статической типизации заканчиваются очень быстро.
Мы вроде о языках и парадигмах рассуждаем. К чему эти ограничения реального мира?
Не, никто никуда не переезжал.
Контроллер ide в режиме udma становится мастером на ISA.
Контроллер ide действительно отрезанный по шине контроллер mfm.
Не помню, какой именно, но его регистры соответствуют конкретному прототипу.
Если запрет вычисления можно формализовать в виде алгоритма, то любая полная по тьюрингу система может его реализовать. Так что селёдка годится только для морочения ей головы, не более.
Как и отказ от ООП не гарантирует отсутствие ошибок
Стелларатор стал возможен только в результате моделирования и Степанычу не под силу